[發(fā)明專利]具有豎直漏極到柵極電容耦合的非易失性存儲(chǔ)器器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201280062284.6
• 申請(qǐng)日: 2012-10-29
• 公開（公告）號(hào): CN103999194B
• 公開（公告）日: 2018-02-13
• 發(fā)明（設(shè)計(jì)）人: D·E·菲施;M·C·帕里斯
• 申請(qǐng)（專利權(quán)）人: 伊文薩思公司
• 主分類號(hào): H01L21/28
• 分類號(hào): H01L21/28;H01L29/788;H01L29/94;H01L27/11521;H01L27/11558;H01L29/423;H01L29/78;H01L29/66
• 代理公司: 北京市金杜律師事務(wù)所11256
• 代理人: 王茂華

有關(guān)申請(qǐng)

本申請(qǐng)與提交于2011年10月28日、標(biāo)題為"COMMON DOPED REGION WITH SEPARATE GATE CONTROL FOR A LOGIC COMPATIBLE NONVOLATILE MEMORY CELL"的第13/284,795號(hào)美國(guó)專利申請(qǐng)有關(guān)，該申請(qǐng)將David E.Fisch、William C.Plants和Michael C.Parris命名為發(fā)明人并且具有代理案號(hào)TSRA-0201 1-350。該申請(qǐng)通過完全引用并且出于所有目的而結(jié)合于此。

背景技術(shù)

近來已經(jīng)引入一次可編程(OTP)和多次可編程(MTP)存儲(chǔ)器用于在多種應(yīng)用中的有益使用，在這些應(yīng)用中對(duì)于數(shù)字和模擬設(shè)計(jì)二者需要定制。這些應(yīng)用包括數(shù)據(jù)加密、基準(zhǔn)微調(diào)、制造標(biāo)識(shí)(ID)、安全I(xiàn)D和許多其它應(yīng)用。然而并入OTP和MTP存儲(chǔ)器通常以一些附加加工步驟為代價(jià)。

例如，OTP和MTP存儲(chǔ)器可以包括在可編程存儲(chǔ)器單元陣列上存儲(chǔ)數(shù)據(jù)的閃存器件。通常，這些單元由可以電擦除和再編程的浮柵金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)制成。現(xiàn)有技術(shù)圖1圖示非易失性浮柵MOSFET，其被配置為存儲(chǔ)電荷以用于不存在功率供應(yīng)的延長(zhǎng)的時(shí)間段。示出MOSFET 100為平面結(jié)構(gòu)，其中特征被放置于硅晶片或者襯底110的表面上。如圖所示，浮柵MOSFET包括p型襯底110、具有n型摻雜物的漏極區(qū)域120和具有n型摻雜物的源極區(qū)域125。柵極結(jié)構(gòu)被設(shè)置于襯底上面并且包括被氧化物層140和160隔離的浮柵150。由于浮柵150被電隔離，所以放置于這一層中的任何電子被捕獲并且將在正常條件之下保持被捕獲許多年。控制柵極也被沉積于浮柵150之上而氧化層140被插入于它們之間。控制柵極130被電容地耦合到浮柵150并且用來控制MOSFET 100的操作。

通過在不同組合中在控制柵極、源極區(qū)域和漏極區(qū)域之間施加各種電壓來對(duì)MOSFET 100進(jìn)行編程、擦除和讀取。對(duì)于閃存，這些電壓比較高、比如上至和超過12伏特。例如，在MOSFET 100被編程時(shí)，n型溝道115被形成于漏極區(qū)域120與源極區(qū)域125之間。在編程期間，電子經(jīng)過氧化物160被注入并且隨后在浮柵150中被捕獲。在讀取編程的MOSFET 100時(shí)，電流未流過MOSFET 100，該MOSFET指示邏輯0。在另一方面，擦除的MOSFET 100沒有存在于浮柵150上的電子。這樣，在讀取擦除的MOSFET 100時(shí)，電流流過MOSFET 100，該MOSFET指示邏輯1。

實(shí)施許多步驟以在硅晶片上制作一個(gè)或者多個(gè)MOSFET 100。這些包括用于生長(zhǎng)MOSFET 100的特征的各種沉積、去除、圖案化和掩膜化步驟，這些特征包括漏極和源極區(qū)域、浮柵氧化物層以及控制柵極氧化物層。對(duì)于具有雙多晶硅柵極結(jié)構(gòu)的典型閃存單元，它可能需要上至20個(gè)掩模化步驟。每個(gè)后續(xù)掩模化步驟將增加制作成本并且也降低晶體管的質(zhì)量。這樣，對(duì)于嵌入式應(yīng)用，使用向硅芯片的部分上制作的閃存可能對(duì)于提供的功能而言成本太高并且可能影響芯片上的所有有源晶體管的質(zhì)量。

已經(jīng)嘗試以通過將控制柵極移向有源存儲(chǔ)器晶體管的側(cè)部來平坦化存儲(chǔ)器單元。更具體而言，控制柵極包括向側(cè)部構(gòu)建的n井，該側(cè)部被電容地耦合到存儲(chǔ)器器件的浮柵。在一些情況下，n井被耦合到器件的漏極。由于n井被電容地耦合到浮柵，所以向漏極施加的電壓也將被部分施加到柵極，從而有效地創(chuàng)建兩端子存儲(chǔ)器器件。盡管這一結(jié)構(gòu)減少制作嵌入式存儲(chǔ)器芯片的成本，因?yàn)樗鼰o需雙多晶硅柵極層，但是缺點(diǎn)是需要芯片的表面上的附加平的實(shí)際面積(real estate)以向有源存儲(chǔ)器器件的側(cè)部構(gòu)建控制柵極。

隨著計(jì)算器件日益變得功能方面更復(fù)雜，它們的尺度比如在手持器件的情況下也變得更薄和更小。作為結(jié)果，在器件內(nèi)使用的芯片上的平的實(shí)際面積彌足珍貴。具有無需用于制作雙多晶硅柵極層的附加掩模化步驟的存儲(chǔ)器器件而同時(shí)減少存儲(chǔ)器器件的平面覆蓋范圍將是有利的。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提供經(jīng)過豎直漏極到柵極電容耦合可編程的非易失性存儲(chǔ)器器件。例如，描述用于在漏極區(qū)域與浮柵之間具有電容耦合的豎直制作的非易失性存儲(chǔ)器器件的方法和裝置。