[發(fā)明專利]使用奇偶校驗(yàn)和冗余行的動(dòng)態(tài)錯(cuò)誤處理

有效

• 申請(qǐng)?zhí)枺?/td>: 201280062047.X
• 申請(qǐng)日: 2012-12-13
• 公開（公告）號(hào): CN103988182B
• 公開（公告）日: 2017-06-16
• 發(fā)明（設(shè)計(jì)）人: A.科克爾;S.沙;A.納瓦萊;M.拉馬多斯;S.K.達(dá)馬拉祖
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F11/10
• 分類號(hào): G06F11/10;G11C29/42
• 代理公司: 中國(guó)專利代理(香港)有限公司72001
• 代理人: 張凌苗,傅康

技術(shù)領(lǐng)域

本公開涉及信息處理的領(lǐng)域，并且更特別地，涉及信息處理系統(tǒng)中的錯(cuò)誤檢測(cè)和校正的領(lǐng)域。

背景技術(shù)

隨著集成電路制造技術(shù)中的改善持續(xù)提供更為密集的電路，較低的操作電壓被用來降低功耗。然而，在諸如被用作處理器中的高速緩沖存儲(chǔ)器的靜態(tài)隨機(jī)訪問存儲(chǔ)器之類的存儲(chǔ)器結(jié)構(gòu)中，對(duì)較大的陣列大小和較低的操作電壓的組合增加了存儲(chǔ)器單元故障的可能性。因而，這些設(shè)備的制造商和用戶變得越來越關(guān)心錯(cuò)誤檢測(cè)和校正。可以通過將奇偶校驗(yàn)和/或糾錯(cuò)碼（ECC）單元與硬件添加到一起以生成并檢查奇偶校驗(yàn)和ECC值來保護(hù)存儲(chǔ)器結(jié)構(gòu)。奇偶校驗(yàn)可以提供可能不足以向錯(cuò)誤管理提供魯棒解決方案的錯(cuò)誤檢測(cè)。另一方面，ECC在管芯面積和流水線復(fù)雜性方面的成本可能太高而無法提供所期望的解決方案。

附圖說明

在附圖中通過示例而非限制的方式來圖示本發(fā)明。

圖1圖示根據(jù)本發(fā)明的實(shí)施例的包括動(dòng)態(tài)錯(cuò)誤處理的信息處理系統(tǒng)。

圖2圖示根據(jù)本發(fā)明的實(shí)施例的用于動(dòng)態(tài)錯(cuò)誤處理的方法。

圖3圖示根據(jù)本發(fā)明的實(shí)施例的用于動(dòng)態(tài)錯(cuò)誤處理的方法。

具體實(shí)施方式

描述了用于使用奇偶校驗(yàn)和冗余行的動(dòng)態(tài)錯(cuò)誤處理的發(fā)明的實(shí)施例。在本描述中，可以闡述諸如處理器和系統(tǒng)配置之類的許多特定細(xì)節(jié)，以便提供對(duì)本發(fā)明的更透徹的理解。然而，將由本領(lǐng)域技術(shù)人員領(lǐng)會(huì)的是，本發(fā)明可以在不具有此類特定細(xì)節(jié)的情況下實(shí)施。另外地，未詳細(xì)地示出一些公知的結(jié)構(gòu)、電路、以及其它特征，以避免不必要地模糊本發(fā)明。例如，未描述基于奇偶校驗(yàn)的錯(cuò)誤檢測(cè)的完整描述，原因在于許多公知的方法可以被用于本發(fā)明的實(shí)施例中。在本描述中，“0”（或“零”）和“1”（或“一”）可以被用來描述數(shù)據(jù)或其它信息的二進(jìn)制數(shù)位（“比特”）的值，其中前者可以是表示邏輯“零”或“關(guān)斷”值的任何電壓或其它電平，并且后者可以是表示邏輯“一”或“導(dǎo)通”值的任何此類電平。

如背景技術(shù)章節(jié)中所描述的，可以將存儲(chǔ)元件添加到信息存儲(chǔ)結(jié)構(gòu)，以提供信息處理系統(tǒng)中的錯(cuò)誤檢測(cè)和/或校正。本發(fā)明的實(shí)施例可以被用于任何信息處理系統(tǒng)中的任何信息存儲(chǔ)結(jié)構(gòu)。本發(fā)明的實(shí)施例可以期望用于處理器內(nèi)的存儲(chǔ)器陣列，諸如末級(jí)高速緩存，原因在于處理器和系統(tǒng)成本和性能可能對(duì)這些數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)的大小特別地敏感。

圖1圖示根據(jù)本發(fā)明的實(shí)施例的包括用于存儲(chǔ)器陣列的動(dòng)態(tài)錯(cuò)誤處理的信息處理系統(tǒng)100。系統(tǒng)100包括處理器110、軟件120、非易失性存儲(chǔ)設(shè)備130、以及實(shí)時(shí)時(shí)鐘190。系統(tǒng)100也可以包括任何數(shù)量的附加的處理器、設(shè)備、存儲(chǔ)結(jié)構(gòu)、和/或任何其它組件或元件。

處理器100可以是任何類型的處理器，包括諸如Intel?Core^TM處理器家族或來自Intel?公司或另一公司的其它處理器家族中的處理器之類的通用微處理器、或諸如圖形處理器或微控制器之類的專用處理器。處理器110可以包括存儲(chǔ)結(jié)構(gòu)140、奇偶校驗(yàn)邏輯150、錯(cuò)誤存儲(chǔ)空間160、地址映射邏輯170、以及運(yùn)行單元180。

軟件120可以是安裝和/或運(yùn)行在系統(tǒng)100上的可由處理器110或系統(tǒng)100中的任何其它組件運(yùn)行的任何軟件。例如，軟件120可以是圖形設(shè)備驅(qū)動(dòng)器。如以下進(jìn)一步描述的，軟件120可以包括錯(cuò)誤處理例程122。非易失性存儲(chǔ)設(shè)備130可以是任何類型的非易失性存儲(chǔ)設(shè)備，諸如磁盤或固態(tài)硬盤驅(qū)動(dòng)器。

存儲(chǔ)結(jié)構(gòu)140可以表示存儲(chǔ)信息處理系統(tǒng)中的包括數(shù)據(jù)和/或指令的信息的任何結(jié)構(gòu)，諸如寄存器、高速緩存、或另一類型的存儲(chǔ)器結(jié)構(gòu)。例如，存儲(chǔ)結(jié)構(gòu)140可以表示處理器110中的末級(jí)數(shù)據(jù)高速緩沖存儲(chǔ)器。存儲(chǔ)結(jié)構(gòu)140可以包括存儲(chǔ)數(shù)據(jù)或其它信息的數(shù)據(jù)存儲(chǔ)區(qū)142、冗余存儲(chǔ)區(qū)144、以及存儲(chǔ)由奇偶校驗(yàn)邏輯150基于數(shù)據(jù)或其它信息而生成的奇偶校驗(yàn)值的奇偶校驗(yàn)存儲(chǔ)結(jié)構(gòu)146。可替代地，奇偶校驗(yàn)存儲(chǔ)區(qū)146可以被包括在系統(tǒng)100中的任何其它地方。數(shù)據(jù)存儲(chǔ)區(qū)142、冗余存儲(chǔ)區(qū)144、以及奇偶校驗(yàn)存儲(chǔ)區(qū)146可以包括任何類型的單獨(dú)的存儲(chǔ)元件，諸如存儲(chǔ)數(shù)據(jù)的比特的鎖存器或觸發(fā)器。