[發(fā)明專利]用于形成具有ETSOI晶體管的芯片上高質(zhì)量電容器的方法和結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201280061177.1
• 申請日: 2012-09-13
• 公開（公告）號: CN103988304B
• 公開（公告）日: 2017-09-08
• 發(fā)明（設(shè)計）人: 程慷果;B·B.·多麗絲;A·克哈基弗爾魯茨;G·沙赫迪
• 申請（專利權(quán)）人: 國際商業(yè)機器公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L29/78;H01L29/93
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務所11038
• 代理人: 王莉莉

相關(guān)申請的交叉引用

本美國申請No.13/316,635與同時提交的美國申請No.13/316,641有關(guān)，其全部細節(jié)以引用的方式合并。

技術(shù)領(lǐng)域

本公開總體上涉及半導體器件，更具體地涉及具有與極薄SOI(ETSOI)CMOS晶體管一起的芯片上電容器的場效應晶體管(FET)，尤其用于諸如芯片上系統(tǒng)(SoC)應用的各種應用。

背景技術(shù)

隨著各種集成電路組件的尺寸的縮小，諸如FET的晶體管在性能和功耗方面都經(jīng)歷了明顯的改進。這些改進可能主要歸因于其中使用的組件的尺寸的減小，組件尺寸的減小通常轉(zhuǎn)變?yōu)闇p小的電容、電阻和增加的來自晶體管的電流通量(through-put current)。

但是，在器件尺寸的這種“經(jīng)典的”縮放超過某一點時，由于不可避免地與器件尺寸的持續(xù)減小相關(guān)聯(lián)的泄露電流和變異性的增加，由該縮放帶來的性能改進近來遇到障礙，并且，在一些情況下甚至被質(zhì)疑。諸如金屬氧化物半導體場效應晶體管(MOSFET)的平面型晶體管尤其很好地適用于高密度集成電路。隨著MOSFET和其它器件的尺寸減小，這些器件的源極/漏極區(qū)域、溝道區(qū)域和柵極電極的尺寸也減小。

而且，極薄SOI(ETSOI)器件已經(jīng)被作為用于持續(xù)的CMOS縮放的器件構(gòu)架。為了使ETSOI成為真正的技術(shù)，需要芯片上電容器和ETSOI CMOS晶體管，用于諸如芯片上系統(tǒng)(SoC)應用的各種應用。

絕緣體上硅(SOI)技術(shù)允許形成高速的淺結(jié)器件。另外，SOI器件通過減少寄生結(jié)電容來提高性能。在SOI襯底中，在單晶硅上形成由硅氧化物制成的掩埋氧化物(BOX)膜，并且，在其上形成單晶硅薄膜。已知制造這種SOI襯底的各種方法，其中的一種方法是注氧隔離(SIMOX)工藝，其中，氧離子以期望的深度被注入到硅襯底中，以形成BOX膜。然后，在高溫(通常為1300℃)和具有少量氧的惰性環(huán)境下對襯底進行退火，從而襯底的注氧區(qū)域被轉(zhuǎn)換為硅氧化物。形成SOI襯底的另一種方法是晶片接合，其中，具有硅氧化物表面層的兩個半導體襯底在硅氧化物表面處被接合在一起，以在兩個半導體襯底之間形成BOX層，然后進行薄化。ETSOI(完全耗盡的器件)使用超薄硅溝道，其中，多數(shù)載流子在操作期間被完全耗盡(FD)。

參照圖1，示出了現(xiàn)有技術(shù)的在絕緣體上硅(SOI)襯底上的FET器件的示范性結(jié)構(gòu)，絕緣體上硅(SOI)襯底被描述為具有極薄絕緣體上硅(ETSOI)層。(ETSOI)層存在于SOI襯底的掩埋絕緣層的頂上，ETSOI層的厚度優(yōu)選地在3nm到20nm的范圍內(nèi)。在其中存在半導體的ETSOI層的上表面上形成凸起的(raised)源極區(qū)域和凸起的漏極區(qū)域，優(yōu)選地使用外延沉積工藝來形成。

由于未摻雜的極薄SOI主體的高電阻，現(xiàn)有的ETSOI電容器遭受高體電阻，從而導致差的質(zhì)量。為了使ETSOI成為真正的技術(shù)，工業(yè)上需要集成有ETSOI CMOS晶體管的高質(zhì)量的芯片上電容器，用于諸如芯片上系統(tǒng)(SoC)應用的各種應用。

發(fā)明內(nèi)容

在一個方面中，本發(fā)明的實施例提供一種用于在與具有薄BOX的極薄SOI晶體管相同的芯片上集成高質(zhì)量電容器的方法和結(jié)構(gòu)。

在另一方面中，實施例提供通過使用替代柵極形成的本發(fā)明的電容器。在去除偽柵之后，ETSOI和薄BOX層被凹進，以露出重摻雜的背柵區(qū)域。然后，與標準替代HK/MG工藝一起形成高k/金屬柵極。使用重摻雜的背柵區(qū)域來形成電容器的主體，以減小電容器的體電阻，從而提高電容器和/或變?nèi)莨苜|(zhì)量。

在另一個方面中，本發(fā)明的實施例提供一種用于在與薄BOX上的ETSOI晶體管相同的芯片上集成高質(zhì)量電容器/變?nèi)莨艿姆椒ê徒Y(jié)構(gòu)。本發(fā)明的電容器通過使用替代柵極來形成。在去除偽柵之后，ETSOI和薄BOX層被凹進，以露出重摻雜的背柵區(qū)域。然后，與標準替代HK/MG工藝一起形成高k/金屬柵極。重摻雜的背柵區(qū)域被用作電容器的主體，以減小電容器的體電阻，由此，它提高電容器質(zhì)量。

本發(fā)明的電容器可以是提供可電控的電容的變?nèi)莨埽卜Q為具有可變電容的電容器，其可用于調(diào)諧電路中。

在另一個實施例中，通過在以高k柵極電介質(zhì)作為電容器電介質(zhì)的情況下使用金屬柵極和重摻雜的凸起的源極/漏極作為兩個電極，利用高質(zhì)量電容器來形成本發(fā)明的電容器。

在另一個實施例中，在BOX之下的襯底中制造器件。在一個實施例中，在SOI襯底中形成MIS電容器。在一個實施例中，半導體器件可以是接觸件、二極管或結(jié)變?nèi)莨堋?/p>