[發(fā)明專利]數(shù)字錯(cuò)誤校正

在審

• 申請(qǐng)?zhí)枺?/td>: 201280052786.0
• 申請(qǐng)日: 2012-08-10
• 公開(kāi)（公告）號(hào): CN103890732A
• 公開(kāi)（公告）日: 2014-06-25
• 發(fā)明（設(shè)計(jì)）人: M·波拉卡帕拉姆貝爾;A·賈比爾;J·馬修;D·K·普拉丹
• 申請(qǐng)（專利權(quán)）人: 牛津布魯克斯大學(xué)
• 主分類號(hào): G06F11/10
• 分類號(hào): G06F11/10
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽(yáng)

1.一種錯(cuò)誤校正電路，布置成接收時(shí)鐘信號(hào)，包括：

組件，所述組件布置成根據(jù)第一輸入和第二輸入產(chǎn)生第一輸出；

錯(cuò)誤檢測(cè)器，所述錯(cuò)誤檢測(cè)器布置成基于所述第一輸出、所述第一輸入和所述第二輸入產(chǎn)生錯(cuò)誤標(biāo)記，所述錯(cuò)誤標(biāo)記指示在所述第一輸出中是否已經(jīng)檢測(cè)到錯(cuò)誤；

校正發(fā)生器，所述校正發(fā)生器適合于基于所述第一輸出、所述第一輸入和所述第二輸入，在起始于在時(shí)鐘信號(hào)中的時(shí)序事件的第一時(shí)間周期之后產(chǎn)生校正輸出；以及

輸出發(fā)生器，所述輸出發(fā)生器布置成在起始于在時(shí)鐘信號(hào)中的時(shí)序事件的第二時(shí)間周期之后產(chǎn)生錯(cuò)誤校正電路的輸出，

其中，如果所述錯(cuò)誤標(biāo)記指示在所述第一輸出中已經(jīng)檢測(cè)到錯(cuò)誤，則所述第二時(shí)間周期比所述第一時(shí)間周期長(zhǎng)，或者如果所述錯(cuò)誤標(biāo)記指示在所述第一輸出中沒(méi)有檢測(cè)到錯(cuò)誤，則所述第二時(shí)間周期不比所述第一時(shí)間周期長(zhǎng)，

并且其中，如果所述錯(cuò)誤標(biāo)記指示在所述第一輸出中已經(jīng)檢測(cè)到錯(cuò)誤，則所述錯(cuò)誤校正電路的輸出包括所述第一輸出和所述校正輸出的組合，從而在所述第一輸出中檢測(cè)到的錯(cuò)誤得以校正，或者如果所述錯(cuò)誤標(biāo)記指示在所述第一輸出中已經(jīng)檢測(cè)到錯(cuò)誤，則所述錯(cuò)誤校正電路的輸出直接對(duì)應(yīng)于所述第一輸出。

2.根據(jù)權(quán)利要求1所述的電路，其中所述輸出發(fā)生器包括具有輸出的輸出寄存器，所述輸出寄存器的輸出為所述錯(cuò)誤校正電路的輸出，并且其中所述輸出發(fā)生器布置成當(dāng)所述錯(cuò)誤標(biāo)記指示在所述第一輸出中已經(jīng)檢測(cè)到錯(cuò)誤時(shí)，在更新其輸出時(shí)對(duì)所述輸出寄存器進(jìn)行延遲，從而使得所述第二時(shí)間周期比所述第一時(shí)間周期長(zhǎng)。

3.根據(jù)權(quán)利要求1或權(quán)利要求2所述的電路，其中所述輸出發(fā)生器包括輸出使能組件，所述輸出使能組件布置成基于所述時(shí)鐘信號(hào)和所述錯(cuò)誤標(biāo)記產(chǎn)生門控時(shí)鐘，并且其中所述輸出寄存器在其時(shí)鐘輸入處接收所述門控時(shí)鐘，從而在所述錯(cuò)誤標(biāo)記指示在所述第一輸出中已經(jīng)檢測(cè)到錯(cuò)誤時(shí)，在更新其輸出時(shí)對(duì)所述輸出寄存器進(jìn)行延遲。

4.根據(jù)任意一項(xiàng)前述權(quán)利要求所述的電路，進(jìn)一步包括校驗(yàn)位發(fā)生器，

其中所述校驗(yàn)位發(fā)生器布置成基于所述第一輸入和所述第二輸入產(chǎn)生至少一個(gè)校驗(yàn)位，以及

其中所述錯(cuò)誤檢測(cè)器和所述校正發(fā)生器布置成基于所述第一輸出和所述至少一個(gè)校驗(yàn)位，分別產(chǎn)生所述錯(cuò)誤標(biāo)記和所述校正輸出。

5.根據(jù)權(quán)利要求4所述的電路，其中所述錯(cuò)誤檢測(cè)器布置成基于第一結(jié)果和至少一個(gè)校驗(yàn)位產(chǎn)生所述錯(cuò)誤標(biāo)記，所述錯(cuò)誤標(biāo)記指示所述錯(cuò)誤檢測(cè)器是否已經(jīng)檢測(cè)到所述錯(cuò)誤檢測(cè)器布置成檢測(cè)的多個(gè)不同錯(cuò)誤中的任意一個(gè)，所述多個(gè)不同錯(cuò)誤包括在所述第一輸出中的錯(cuò)誤和在所述至少一個(gè)校驗(yàn)位中的錯(cuò)誤。

6.根據(jù)權(quán)利要求4或權(quán)利要求5所述的電路，其中所述校正發(fā)生器適合于基于所述第一輸出和所述至少一個(gè)校驗(yàn)位產(chǎn)生校正輸出，所述校正輸出適合于校正多個(gè)不同錯(cuò)誤中的任意一個(gè)，所述多個(gè)不同錯(cuò)誤包括在所述第一輸出中的錯(cuò)誤和在所述至少一個(gè)校驗(yàn)位中的錯(cuò)誤。

7.根據(jù)權(quán)利要求4至6中任一項(xiàng)所述的電路，其中所述校驗(yàn)位發(fā)生器布置成根據(jù)所述第一輸入和所述第二輸入直接產(chǎn)生所述至少一個(gè)校驗(yàn)位，而不單獨(dú)產(chǎn)生所述第一輸出。

8.根據(jù)任意一項(xiàng)前述權(quán)利要求所述的電路，其中所述校正發(fā)生器布置成通過(guò)產(chǎn)生錯(cuò)誤位置多項(xiàng)式并接著搜索所述錯(cuò)誤位置多項(xiàng)式的根來(lái)產(chǎn)生所述校正輸出，其中所述校正發(fā)生器僅搜索對(duì)應(yīng)于所述第一輸出的根。

9.根據(jù)任意一項(xiàng)前述權(quán)利要求所述的電路，其中布置成產(chǎn)生所述第一輸出的所述組件布置成通過(guò)對(duì)所述第一輸入和所述第二輸入執(zhí)行算術(shù)運(yùn)算而產(chǎn)生所述第一輸出。

10.根據(jù)權(quán)利要求9所述的電路，其中所述算術(shù)運(yùn)算為有限域算術(shù)運(yùn)算，比如在伽羅瓦域GF(2^k)上的乘法。

11.一種錯(cuò)誤校正電路，基本上如在本文中參照?qǐng)D3至圖6所描述的。

12.一種錯(cuò)誤校正電路，包括：

組件，所述組件布置成根據(jù)第一輸入和第二輸入產(chǎn)生第一輸出；

校正發(fā)生器，所述校正發(fā)生器布置成基于所述第一輸出、所述第一輸入和所述第二輸入產(chǎn)生適合于與所述第一輸出進(jìn)行組合的校正輸出，以便校正其中的錯(cuò)誤；以及

組合器，所述組合器布置成將所述校正輸出和所述第一輸出進(jìn)行組合，從而產(chǎn)生第二輸出，在所述第二輸出中已經(jīng)校正了在所述第一輸出中的錯(cuò)誤。