[發明專利]用于含硅和氮的薄膜的干式蝕刻

有效

• 申請號: 201280040226.3
• 申請日: 2012-07-30
• 公開（公告）號: CN103733317B
• 公開（公告）日: 2017-05-31
• 發明（設計）人: Y·王;A·王;J·張;N·K·英格爾;Y·S·李
• 申請（專利權）人: 應用材料公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/318
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 張欣

相關申請的交叉援引

本申請是2012年4月17日提交的，名稱為“DRY-ETCH FOR SILICON-AND-NITROGEN-CONTAINING FILMS”的美國專利申請第13/44,8541號的PCT申請，并且涉及且主張2011年8月18日提交的，名稱為“DRY-ETCH FOR SILICON-AND-NITROGEN-CONTAINING FILMS”的美國臨時專利申請第61/525,067號的權益，所述兩件申請為所有目的在此以參考形式并入。

【發明背景】

藉由在基板表面上產生錯綜復雜圖案化的材料層的工藝，可制做集成電路。在基板上產生圖案化材料需要受控的方法以移除暴露的材料?；瘜W蝕刻被用于各種目的，包括將光刻膠中的圖案轉移進入下方層中、薄化層或薄化已經存在于表面上的特征結構的側向尺寸。通常，期望具有蝕刻一種材料比另一種快的蝕刻工藝，以助于例如圖案轉移工藝進行。此類蝕刻工藝可稱為對第一材料有選擇性。材料、電路與工藝多樣化的結果是，蝕刻工藝已被開發成具有對多種材料的選擇性。然而，僅有少數選項能選擇地以比蝕刻硅更快的速度來蝕刻氮化硅。

就選擇地移除半導體基板上的材料而言，通常期望使用干式蝕刻工藝。干式蝕刻工藝受到期望的原因是源自于該工藝能在最小化物理干擾的情況下，從微型結構溫和地移除材料的能力。藉由移除氣相試劑，干式蝕刻工藝也容許蝕刻速率突然停止。某些干式蝕刻工藝會使基板暴露于由一種或多種前驅物所形成的遠端等離子體副產物。舉例而言，當等離子體流出物流入基板處理區域時，氨及三氟化氮的遠端等離子體激發能自經圖案化基板選擇地移除氧化硅。遠端等離子體蝕刻工藝也被發展來移除氮化硅，然而，這些蝕刻工藝的氮化硅選擇性(相對于硅)已受到限制。

因此，需要可就干式蝕刻工藝改良相應于硅的氮化硅選擇性的方法。

【發明簡要概述】

現描述一種在圖案化異質結構上蝕刻暴露的含硅與氮材料的方法，且該方法包括自含氟前驅物及含氧前驅物形成遠端等離子體蝕刻的步驟。來自遠端等離子體的等離子體流出物流入基板處理區域，等離子體流出物在基板處理區域中與暴露的含硅與氮材料區域反應。等離子體流出物與圖案化異質結構反應，以自暴露的含硅與氮材料區域選擇地移除含硅與氮材料，同時非常緩慢地移除其它暴露的材料。含硅與氮材料的選擇性部分起因于位于遠端等離子體與基板處理區域之間的離子抑制元件的存在。離子抑制元件可減少或實質上消除抵達基板的帶離子電荷物質的數量?？墒褂迷摲椒ㄒ暂^硅的移除速率快十倍以上的速率選擇地移除含硅與氮材料。

本發明的實施例包括在基板處理腔室的基板處理區域中蝕刻經圖案化基板的方法。經圖案化基板具有暴露的含硅與氮區域。該方法包括下列步驟：將含氟前驅物及含氧前驅物的每一個流入遠端等離子體區域，同時于等離子體區域中形成等離子體以產生等離子體流出物，遠端等離子體區域流通地耦接至基板處理區域。該方法進一步包括下列步驟：藉由將等離子體流出物流入基板處理區域，來蝕刻暴露的含硅與氮區域。

額外實施例與特征在隨后的說明書中提出，而對于本領域技術人員而言在詳閱此說明書后可易于了解部分所述額外實施例與特征，或者本領域技術人員可通過實踐本文揭示的實施例而了解部分所述額外實施例與特征。通過在說明書中描述的設備、結合物與方法，可認識與獲得本文所述的實施例的特征與優點。

【附圖簡單說明】

通過參考說明書的其余部份及附圖，可進一步了解本文揭示的實施例的本質與優點。

圖1為根據本文揭示的實施例的氮化硅選擇性蝕刻工藝的流程圖。

圖2A顯示根據本發明的實施例的基板處理腔室。

圖2B顯示根據本發明的實施例的基板處理腔室的噴頭。

圖3顯示根據本發明的實施例的基板處理系統。

在附圖中，相似的部件和/或特征結構可具有相同的元件符號。進一步而言，同類的各部件可通過在元件符號后加上一破折號以及第二符號（該符號區別類似部件）加以區別。倘若在說明書中僅用第一元件符號，該敘述內容可應用至具有相同第一元件符號（無論第二元件符號為何）的類似部件的任一個。

【發明的詳細描述】