[發明專利]包括具有鎮流電阻器的MOSFET的集成電路及相應制造方法

有效

• 申請號: 201280031851.1
• 申請日: 2012-05-31
• 公開（公告）號: CN103620787B
• 公開（公告）日: 2016-10-26
• 發明（設計）人: S·蘇塔德加;R·克里施納穆爾蒂;徐兆揚
• 申請（專利權）人: 馬維爾國際貿易有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/08
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅

1.一種集成電路(IC)，包括：

所述IC的阱區域，具有第一摻雜水平；

在所述阱區域中注入的多個半導體區域，其中所述多個半導體區域中的每個半導體區域具有第二摻雜水平，并且其中所述第二摻雜水平大于所述第一摻雜水平；以及

布置在所述多個半導體區域上的多個多晶硅區域，其中所述多晶硅區域分別連接到所述半導體區域，

其中所述多個半導體區域是金屬氧化物半導體場效應晶體管(MOSFET)的漏極。

2.根據權利要求1所述的IC，其中所述阱區域和所述多個半導體區域具有第一摻雜類型，其中所述阱區域布置在具有第二摻雜類型的襯底上，并且其中所述第二摻雜類型與所述第一摻雜類型相反。

3.根據權利要求1所述的IC，其中沿軸線布置所述多個半導體區域，其中所述多個多晶硅區域中的每個多晶硅區域具有長度和寬度，其中所述長度大于所述寬度，并且其中所述長度沿所述軸線延伸。

4.根據權利要求1所述的IC，其中沿軸線布置所述多個半導體區域，其中所述多個多晶硅區域中的每個多晶硅區域具有長度和寬度，其中所述寬度大于所述長度，并且其中所述寬度垂直于所述軸線。

5.根據權利要求1所述的IC，其中所述多個多晶硅區域具有至少一歐姆的電阻。

6.根據權利要求1所述的IC，其中所述多個多晶硅區域保護所述MOSFET免受靜電放電。

7.一種集成電路(IC)，包括：

所述IC的具有第一摻雜類型和第一摻雜水平的阱區域，其中所述阱區域布置在具有第二摻雜類型的襯底上，并且其中所述第二摻雜類型與所述第一摻雜類型相反；

在所述阱區域中注入的多個半導體區域，其中所述多個半導體區域中的每個半導體區域具有所述第一摻雜類型和第二摻雜水平，并且其中所述第二摻雜水平大于所述第一摻雜水平；以及

多個多晶硅區域，分別連接到所述多個半導體區域，

其中所述多個半導體區域是金屬氧化物半導體場效應晶體管(MOSFET)的漏極。

8.根據權利要求7所述的IC，其中沿軸線布置所述多個半導體區域，其中所述多個多晶硅區域中的每個多晶硅區域具有長度和寬度，其中所述長度大于所述寬度，并且其中所述長度沿所述軸線延伸。

9.根據權利要求7所述的IC，其中沿軸線布置所述多個半導體區域，其中所述多個多晶硅區域中的每個多晶硅區域具有長度和寬度，其中所述寬度大于所述長度，并且其中所述寬度垂直于所述軸線。

10.根據權利要求7所述的IC，其中所述多個多晶硅區域具有至少一歐姆的電阻。

11.根據權利要求7所述的IC，其中所述多個多晶硅區域保護所述MOSFET免受靜電放電。

12.一種金屬氧化物半導體場效應晶體管(MOSFET)集成電路(IC)，包括：

所述MOSFET?IC的多個漏極區域，其中所述多個漏極區域包括具有第一摻雜水平的多個半導體區域，其中所述多個半導體區域被注入在具有第二摻雜水平的阱區域中，并且其中所述第一摻雜水平大于所述第二摻雜水平；以及

多個電阻器，分別連接到所述多個漏極區域，其中所述多個電阻器包括分別布置在所述MOSFET?IC中的所述多個半導體區域上的多個多晶硅區域。

13.根據權利要求12所述的MOSFET?IC，還包括所述阱區域，其中所述多個半導體區域和所述阱區域具有第一摻雜類型，其中所述阱區域布置在具有第二摻雜類型的襯底上，并且其中所述第二摻雜類型與所述第一摻雜類型相反。

14.根據權利要求12所述的MOSFET?IC，其中沿軸線布置所述多個半導體區域，其中所述多個多晶硅區域中的每個多晶硅區域具有長度和寬度，其中所述長度大于所述寬度，并且其中所述長度沿所述軸線延伸。

15.根據權利要求12所述的MOSFET?IC，其中沿軸線布置所述多個半導體區域，其中所述多個多晶硅區域中的每個多晶硅區域具有長度和寬度，其中所述寬度大于所述長度，并且其中所述寬度垂直于所述軸線。

16.根據權利要求12所述的MOSFET?IC，其中所述多個電阻器具有至少一歐姆的電阻。