[發明專利]3D垂直NAND以及通過前側工藝和后側工藝制造其的方法

有效

• 申請號: 201280028751.3
• 申請日: 2012-04-10
• 公開（公告）號: CN103620789A
• 公開（公告）日: 2014-03-05
• 發明（設計）人: J.阿爾斯梅爾
• 申請（專利權）人: 桑迪士克科技股份有限公司
• 主分類號: H01L29/792
• 分類號: H01L29/792;H01L29/788;H01L27/115;H01L21/764;H01L29/66;H01L21/336;H01L21/8247
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 萬里晴

相關申請

本申請要求于2011年4月11日提交的美國申請序列號13/083,775的優先權的權益，其整體通過引用合并在此。

技術領域

本發明涉及半導體器件領域，具體地涉及三維垂直NAND串和其他三維器件以及其制造方法。

背景技術

三維垂直NAND串被公開在T.Endoh等人的題為“Novel?Ultra?High?Density?Memory?With?A?Stacked-Surrounding?Gate?Transistor（S-SGT)Structured?Cell（具有疊層-環柵極晶體管的新型超高密度存儲器）”，IEDM?Proc.（2001)33-36的文章中。然而，該NAND串每單元僅提供一位。此外，NAND串的有源區（active?region）通過相對困難并耗時的工藝形成，包括重復形成側壁間隔體和蝕刻基板的一部分，這導致大致圓錐形的有源區形狀。

發明內容

一種實施方式涉及單片式三維NAND串的制造方法。該方法包括在基板上方形成第一材料和第二材料的交替層的疊層，其中第一材料包括導電控制柵極材料或者半導體控制柵極材料，第二材料包括第一犧牲材料。該方法還包括蝕刻該疊層以在該疊層中形成后側開口、在后側開口中沉積第二犧牲材料、蝕刻該疊層以在該疊層中形成前側開口以及通過該前側開口選擇性地去除第二材料以形成第一凹陷。該方法還包括：在第一凹陷中形成第一阻擋電介質以部分地填充第一凹陷；在第一阻擋電介質上方形成多個間隔開的虛設層分段（segments），該虛設層分段在第一凹陷的剩余未填充部分中彼此分離；在前側開口中，在第一阻擋電介質上方形成電荷儲存材料層；以及在前側開口中，在電荷儲存材料層上方形成隧道電介質層。該方法還包括：在前側開口中的隧道電介質層上方形成半導體溝道層；從后側開口選擇性地去除第二犧牲層；通過后側開口選擇性地去除多個虛設層分段以在后側開口中暴露第一凹陷；通過后側開口和第一凹陷選擇性地去除電荷儲存材料層的多個部分以形成多個間隔開的電荷儲存分段；以及通過后側開口在第一凹陷中和在間隔開的電荷儲存分段之間形成第二阻擋電介質。

另一實施方式涉及單片式三維NAND串。NAND串包括半導體溝道，該半導體溝道的至少一個端部基本上垂直于基板的主表面延伸。該NAND串還包括多個控制柵極電極，該控制柵極電極具有基本上平行于基板的主表面延伸的條形。多個控制柵極電極至少包括位于第一器件級中的第一控制柵極電極和位于第二器件級中的第二控制柵極電極，該第二器件級位于基板的主表面上方并在第一器件級下方。該NAND串還包括阻擋電介質，該阻擋電介質包括多個第一阻擋電介質分段。多個第一阻擋電介質分段的每個被置于接觸多個控制柵極電極中的相應一個控制柵極電極。NAND串還包括多個間隔開的電荷儲存分段。多個間隔開的電荷儲存分段至少包括位于第一器件級中的第一間隔電荷儲存分段和位于第二器件級中的第二間隔電荷儲存分段。此外，第一間隔電荷儲存分段與第二間隔電荷儲存分段通過空氣間隙分離。NAND串還包括位于多個間隔開的電荷儲存分段的每一個與半導體溝道之間的隧道電介質。

附圖說明

圖1是具有實心棒形溝道的NAND串的一實施方式的側視截面圖。

圖2是具有空心圓筒形溝道的NAND串的一實施方式的側視截面圖。

圖3是具有U形實心溝道的NAND串的一實施方式的側視截面圖。

圖4是具有U形空心圓筒溝道的NAND串的一實施方式的側視截面圖。

圖5-12是示出一半NAND串（直至虛線）的側視截面圖，其示出根據本發明的第一實施方式制造NAND串的方法的步驟。

圖13是圖12的器件的俯視圖。

圖14A-14C和15-16示出制造具有U形溝道的NAND串的方法的步驟。圖14A是側視截面圖。圖14B是沿圖14A所示的側視截面圖中的線X-X'的俯視截面圖，圖14C是沿圖14A所示的側視截面圖中的線Z-Z'的俯視截面圖，而圖14A是沿圖14B和14C所示的俯視截面圖中的線Y-Y'的側視截面圖。

具體實施方式