[發明專利]用于電感耦合等離子體蝕刻反應器的氣體分配噴頭

有效

• 申請號: 201280026355.7
• 申請日: 2012-05-16
• 公開（公告）號: CN103597113A
• 公開（公告）日: 2014-02-19
• 發明（設計）人: 邁克·康;亞歷克斯·帕特森;伊恩·J·肯沃西
• 申請（專利權）人: 朗姆研究公司
• 主分類號: C23C16/00
• 分類號: C23C16/00
• 代理公司: 上海勝康律師事務所 31263
• 代理人: 李獻忠

背景技術

在半導體行業中，波希法（Bosch?process）是一種等離子體蝕刻工藝，其廣泛地用于制作諸如溝槽和通孔等深的垂直（高深寬比）特征（具有諸如數十至數百微米的深度）。波希法包括蝕刻步驟和沉積步驟的交替的循環。波希法的細節可見于美國專利No.5,501,893中，該專利通過引用合并于此。波希法能夠在結合射頻（RF）偏置襯底電極在配置有諸如電感耦合等離子體（ICP）源之類的高密度等離子體源的等離子體處理裝置中實施。在波希法中用來蝕刻硅的處理氣體，在蝕刻步驟中可以為六氟化硫（SF₆），而在沉積步驟中可以為八氟化環丁烷（C₄F₈）。在下文中，在蝕刻步驟中使用的處理氣體和在沉積步驟中使用的處理氣體分別稱為“蝕刻氣體”和“沉積氣體”。在蝕刻步驟期間，SF₆有利于硅（Si）的自發的且各向同性的蝕刻；在沉積步驟期間，C₄F₈有利于保護性聚合物層沉積到蝕刻結構的側壁以及底部上。波希法在蝕刻步驟和沉積步驟之間周期性地交替，使能將深的結構限定到掩模硅襯底中。在存在于蝕刻步驟中的高能且定向的離子轟擊時，覆蓋在蝕刻結構底部中的來自之前沉積步驟的任何聚合物膜將被去除以露出硅表面以便進行進一步蝕刻。側壁上的聚合物膜將保留，因為其不經受直接的離子轟擊，從而抑制橫向蝕刻。

波希法的一個局限是蝕刻的深特征的粗糙化側壁。該局限性是由于在波希法中使用的周期性蝕刻/沉積方案引起的并且在本領域中稱為側壁“扇形化”。對于許多器件應用，期望使得該側壁的粗糙化或扇形化最小化。通常，扇形化的程度以扇形長度和深度來量度。扇形長度為粗糙化側壁的峰-峰距離并且與在單個蝕刻循環期間達到的蝕刻深度直接相關。扇形深度為粗糙化側壁的峰-谷距離并且與單個蝕刻步驟的各向異性程度相關。通過縮短各蝕刻/沉積步驟的持續時間（即，以較高的頻率重復較短的蝕刻/沉積步驟），能夠使得扇形形成的范圍最小化。

除了較平滑的特征側壁之外，還期望實現較高的總蝕刻率。總蝕刻率被定義在工藝中蝕刻的總深度除以工藝的總持續時間。通過提高工藝步驟內的效率（即，減少停機時間），能夠提高總蝕刻率。

圖1示出了用于處理襯底120的常規的等離子體處理裝置100包括襯底支撐件130和包圍襯底支撐件130的處理腔室140。襯底120可以為例如具有諸如4、6、8、12等直徑的半導體晶片。襯底支撐件130可包括例如射頻（RF）供電電極。襯底支撐件130可以從腔室140的下端壁支撐或者可以為懸臂式連接，例如，從腔室140的側壁延伸出。襯底120可通過機械方式或靜電方式夾緊到電極130上。處理腔室140可以為例如真空腔室。

通過將處理腔室140中的處理氣體激勵成高密度等離子體，在處理腔室140中對襯底120進行處理。能量源將高密度（例如，10¹¹-10¹²離子/cm³）等離子體保持在腔室140中。例如，由適當的RF源或適當的RF阻抗匹配電路供電的諸如圖1所示的平面型多匝螺旋線圈、非平面型多匝線圈或具有另一形狀的天線之類的天線150將RF能量電感耦合到腔室中以產生高密度等離子體。施加到天線150的RF電力能夠根據在腔室140中使用的不同處理氣體（例如，包含SF₆的蝕刻氣體和包含C₄F₈的沉積氣體）而變化。腔室140可包括用于將腔室140的內部保持為期望壓強（例如，5托以下，優選地為1-100毫托）的適當的真空泵浦裝置。諸如圖1所示的均勻厚度的平面型介電窗155的介電窗或非平面型介電窗（未示出）設置在天線150和處理腔室140的內部之間并且在處理腔室140的頂部形成真空壁。氣體輸送系統110能夠用于將處理氣體通過介電窗155下方的主氣體環170或中央噴射器180供給到腔室140中。在共同擁有的美國專利申請公開No.2001/0010257、No.2003/0070620、美國專利No.6,013,155或美國專利No.6,270,862中公開了圖1中的等離子體處理裝置100的細節，上述專利申請或專利的全部內容通過引用合并于此。

在共同擁有的美國專利No.7,459,100和No.7,708,859以及美國專利公開No.2007/0158025和No.2007/0066038中公開了設計用于快速氣體切換的氣體輸送系統，上述專利和公開的內容通過引用合并于此。