[發明專利]用于在分層的半導體結構中形成豎直導電連接的方法有效
| 申請號: | 201280025014.8 | 申請日: | 2012-05-22 |
| 公開(公告)號: | CN103582942B | 公開(公告)日: | 2017-05-24 |
| 發明(設計)人: | D·蘇爾;V·梅韋萊克 | 申請(專利權)人: | 阿西莫公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L21/288;H01L23/48 |
| 代理公司: | 北京戈程知識產權代理有限公司11314 | 代理人: | 程偉,王錦陽 |
| 地址: | 法國*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 分層 半導體 結構 形成 豎直 導電 連接 方法 | ||
技術領域
本發明總體上涉及一種用于在分層的半導體結構中制造橫向導電連接的方法。
更具體而言,本發明涉及一種在集成電路中的通孔的制造。
背景技術
本發明的主要應用屬于微電子領域,用于通孔的金屬化(特別地應用銅)(稱為“穿透硅通孔(through-silicon vias)”(TSV)或“穿透晶片通孔(through-wafer vias)”或“穿透晶片互連(through-wafer interconnects)”,重點用于電子芯片(或模具)的三維(3D)集成,或垂直集成。此通孔具有范圍在0.5μm至500μm之間的典型孔大小,最通常的為5μm至100μm之間;并且具有范圍在10μm至750m之間的典型深度,最通常的為50μm至300μm之間。其也應用于電子產品的其他領域,其中包括通孔的襯底必須電絕緣并且覆蓋有一層銅。在此上下文中能夠涉及在印刷電路板(或印刷線板)之間的互連元件、無源元件(比如電感)、或在集成電路或微機電系統中的電磁元件、或用于光電池的金屬化方案的形成。
當前的電子系統主要包括數個集成電路或組件,并且每個集成電路實現一個或多個功能。例如,計算機包括至少一個微處理器和數個記憶電路。每個集成電路通常對應于在其自己的封裝中的電子芯片。集成電路焊接到或插入確保集成電路之間的連接的(例如)印刷電路板(PCB)中。
根據第一種方法,增加電子系統的功能密度的永久需求已經引出了所謂“片上系統”的概念,其在同一芯片上產生需要實現所有系統功能的所有的組件和電路單元,而不使用印刷電路支持。在實踐中,由于邏輯與記憶電路的制造方法(例如)彼此差異非常顯著,因此獲得高性能片上系統仍然是非常困難的。因此,片上系統的方法需要對同一芯片上產生的各種功能的性能進行折中的認可。此外,這些芯片的大小以及其生產效率達到其經濟可行性的極限。
第二種方法在于在同一個封裝中形成確保數個集成電路的互連的模塊,其可以形成在同一半導體襯底或在不同襯底上。因此獲得的封裝或者多芯片模塊(MCM)或系統封裝(System-in-Package)(SiP)或系統級封裝(System-On-a-Package)(SOP),從而采用單個組件的形式。這種MCM方法可以獲得更高的互連密度,并因此獲得比傳統的PCB方法更好的性能。但是該方法不從根本上區別于PCB方法。除了封裝的體積和重量,MCM的性能仍然受到與來自襯底的連接的長度相關,并且與將襯底或芯片連接到封裝管腳的焊線相關的電磁干擾的限制。
第三種方法,被稱為三維(3D)集成或豎直集成,其實際特征為芯片堆疊并且通過鉆孔穿透芯片的材料,導電連接芯片的頂部表面與底部表面的豎直互連而彼此連接。因此,獲得的堆疊包括數個層或有源組件的層或芯片,并且構成3D集成電路(或3D IC)。
3D集成的好處基于以下幾點:
(1)改善性能,例如降低傳播時間和耗散功率,提高與功能單元之間的加速的通信相關聯的系統的操作速度,增加每個功能單元的帶寬,增加抗干擾性;
(2)提高成本效益,例如,增加集成密度,由于最適應于每個功能單元的電子芯片技術的應用而提高生產效率,提高可靠性;以及
(3)通過堆疊異構技術(或協整(co-integration))生產高度集成的系統的可能性,也即,采用不同的材料和/或不同的功能組件。
因此,3D集成當前構成了對在性能、功能多樣化和生產成本方面達到其極限的傳統方法的必不可少的替代。例如,在A.W、Topol等人的“Three-dimensional integrated circuits”,IBM期刊Res.&Dev.,2006年7月/9月4/5日,50,491-506號中,已經描述了3D集成的基礎和優勢。
在例如鍵合的堆疊之后,可以通過引線鍵合或倒裝芯片連接將芯片單獨連接至封裝的管腳。通常采用TSV進行芯片之間的互連。
具體而言,對于3D集成電路的生產必要的基本技術包括減薄硅晶片、校正層、鍵合層,以及在每一層內蝕刻并金屬化TSV。
可以在形成TSV之前進行硅晶片的減薄(例如,US 7 060 624、US 7 148 565)。
作為選擇,可以在減薄硅晶片之前進行通孔的蝕刻和金屬化(例如,US 7 060 624、US 7 101 792)。在該情況下,在晶片的一側上的硅中蝕刻閉合通孔或盲通孔到所需的深度,然后在減薄硅晶片之前從另一側對閉合通孔或盲通孔整個金屬化,從而暴露金屬化的掩埋的端部,因此獲得穿透硅通孔。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于阿西莫公司,未經阿西莫公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201280025014.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種定向天線裝置的對接方法
- 下一篇:移動終端
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





