[發明專利]半導體器件、半導體基板、半導體基板的制造方法及半導體器件的制造方法

有效

• 申請號: 201280024791.0
• 申請日: 2012-06-08
• 公開（公告）號: CN103563068A
• 公開（公告）日: 2014-02-05
• 發明（設計）人: 秦雅彥;山田永;橫山正史;金相賢;竹中充;高木信一;安田哲二
• 申請（專利權）人: 住友化學株式會社;國立大學法人東京大學;獨立行政法人產業技術綜合研究所
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/02;H01L21/28;H01L21/336;H01L21/762;H01L27/08;H01L27/092;H01L27/095;H01L27/12;H01L29/417;H01L29/786
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李國華

1.一種半導體器件，包括：

基底基板；

第一半導體晶體層，位于所述基底基板的上方；

第二半導體晶體層，位于所述第一半導體晶體層的部分區域的上方；

第一MISFET，以所述第一半導體晶體層中上方沒有所述第二半導體晶體層的區域的一部分為溝道，具有第一源極及第一漏極；以及

第二MISFET，以所述第二半導體晶體層的一部分為溝道，具有第二源極及第二漏極；

所述第一MISFET為第一溝道型的MISFET，所述第二MISFET為與所述第一溝道型不同的第二溝道型的MISFET；

所述第一源極及所述第一漏極由構成所述第一半導體晶體層的原子與鎳原子的化合物、構成所述第一半導體晶體層的原子與鈷原子的化合物或構成所述第一半導體晶體層的原子與鎳原子和鈷原子的化合物構成；

所述第二源極及所述第二漏極由構成所述第二半導體晶體層的原子與鎳原子的化合物、構成所述第二半導體晶體層的原子與鈷原子的化合物或構成所述第二半導體晶體層的原子與鎳原子和鈷原子的化合物構成。

2.根據權利要求1所述的半導體器件，其中還包括：

第一隔離層，位于所述基底基板與所述第一半導體晶體層之間，用于將所述基底基板與所述第一半導體晶體層電隔離；以及

第二隔離層，位于所述第一半導體晶體層與所述第二半導體晶體層之間，用于將所述第一半導體晶體層與所述第二半導體晶體層電隔離。

3.根據權利要求1所述的半導體器件，其中還包括：第二隔離層，位于所述第一半導體晶體層與所述第二半導體晶體層之間，用于將所述第一半導體晶體層與所述第二半導體晶體層電隔離；

所述基底基板與所述第一半導體晶體層在接合面處相接；

所述基底基板的位于所述接合面附近的區域含有表現出p型或n型導電類型的雜質原子；

所述第一半導體晶體層的位于所述接合面附近的區域含有表現出與所述基底基板含有的雜質原子所表現出的導電類型不同的導電類型的雜質原子。

4.根據權利要求2所述的半導體器件，其中：

所述基底基板與所述第一隔離層相接；

所述基底基板的與所述第一隔離層相接的區域具有導電性；

對所述基底基板的與所述第一隔離層相接的區域施加的電壓作為背柵電壓作用于所述第一MISFET。

5.根據權利要求2所述的半導體器件，其中：

所述第一半導體晶體層與所述第二隔離層相接；

所述第一半導體晶體層的與所述第二隔離層相接的區域具有導電性；

對所述第一半導體晶體層的與所述第二隔離層相接的區域施加的電壓作為背柵電壓作用于所述第二MISFET。

6.根據權利要求1所述的半導體器件，其中：

所述第一半導體晶體層由IV族半導體晶體構成，所述第一MISFET為P溝道型MISFET；

所述第二半導體晶體層由III-V族化合物半導體晶體構成，所述第二MISFET為N溝道型MISFET。

7.根據權利要求1所述的半導體器件，其中：

所述第一半導體晶體層由III-V族化合物半導體晶體構成，所述第一MISFET為N溝道型MISFET；

所述第二半導體晶體層由IV族半導體晶體構成，所述第二MISFET為P溝道型MISFET。

8.一種半導體基板，是用于權利要求1所述的半導體器件的半導體基板，包括：所述基底基板、所述第一半導體晶體層及所述第二半導體晶體層；

所述第一半導體晶體層位于所述基底基板的上方；

所述第二半導體晶體層位于所述第一半導體晶體層的一部分或全部的上方。

9.根據權利要求8所述的半導體基板，進一步包括：

第一隔離層，位于所述基底基板與所述第一半導體晶體層之間，用于將所述基底基板與所述第一半導體晶體層電隔離；以及

第二隔離層，位于所述第一半導體晶體層與所述第二半導體晶體層之間，用于將所述第一半導體晶體層與所述第二半導體晶體層電隔離。

10.根據權利要求9所述的半導體基板，其中，

所述第一隔離層由非晶質絕緣體構成。