[發明專利]用于射頻應用的絕緣型襯底上的半導體的制造方法

有效

• 申請號: 201280014148.X
• 申請日: 2012-03-22
• 公開（公告）號: CN103460371A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: F·阿利貝爾;J·維迪耶
• 申請（專利權）人: SOITEC公司;原子能和能源替代品委員會
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明涉及一種用于射頻應用的絕緣型襯底上的半導體的制造方法以及使用所述方法獲得的襯底。

背景技術

目前存在用于制造射頻（RF）器件的不同類型的襯底。

第一類型的襯底包括具有在絕緣襯底上的硅層的襯底，例如石英上硅（SOQ）襯底、藍寶石上硅（SOS）襯底或玻璃上硅（SOG）襯底。

這些襯底具有優秀的射頻性能，但是由于硅的質量差使這些襯底具有涉及邏輯器件的非常差的特性。它們也是非常昂貴的。

第二類型的襯底是高電阻率（HR）體硅襯底。

“高電阻率”具體地指高于500Ohm.cm的電阻率。

盡管這些襯底確實具有不昂貴的優勢，但是，這些襯底的性能比第一襯底的性能低，并且邏輯器件不受益于SOI型結構的優勢。

第三類型的襯底是高電阻率絕緣體上硅（HR-SOI）襯底，換句話說，由在高電阻率硅襯底上的硅層組成，厚氧化層隱埋在分界面處。這是該氧化層通常稱作BOX（“隱埋的氧化物”）的原因。

這些襯底尤其有利于邏輯器件的運行，但是它們的射頻性能不如SOQ襯底和SOS襯底的射頻性能好。

這些襯底具有這樣的缺點，它們有時包括在氧化層下面的低電阻率層。

出于本文的目的，“低電阻率”指的是低于500Ohm.cm的電阻率。

該低電阻率層的存在可能是由于鍵合之前襯底的表面污染（例如由于硼和/或磷的凝聚）。然后，這些污染物在鍵合分界面處封裝，并且可以擴散到高電阻率襯底。

當初始襯底是具有高密度填隙氧原子的硅襯底時，形成低電阻率層的另一個原因是：熱處理是必須的，以形成氧沉淀并且獲取所需的高電阻率。然而，在該處理之前或在該處理期間氧原子會在襯底中擴散，這導致在襯底中，尤其是接近于襯底的表面，形成具有低沉淀率的區域，因此電阻率低。

目前難以控制這兩個原因。

第四類型的襯底由HR-SOI型襯底組成，其中HR襯底通過添加阱來改善。

為此，已經研發了不同的技術，但是這些技術具有的缺點是，對用于制造SOI及SOI上的器件的熱處理非常敏感。

因此，可以在氧化層（BOX）和HR襯底之間沉積多晶硅層。

關于該主題的進一步的信息可以在以下文獻中找到：D.Lederer、R.Lobet和J.-P.Raskin所著的“Enhanced?high?resistivity?SOI?wafers?for?RF?applications”，IEEE?Intl.SOI?Conf.，pp.46-47，2004；D.Lederer?和J.-P.Raskin，“New?substrate?passivation?method?dedicated?to?high?resistivity?SOI?wafer?fabrication?with?increased?substrate?resistivity”，IEEE?Electron?Device?Letters，vol.26，no.11，pp.805-807，2005；D.Lederer和J.-P.Raskin，“RF?performance?of?a?commercial?SOI?technology?transferred?onto?a?passivated?HR?silicon?substrate”，IEEE?Transactions?on?Electron?Devices，vol.55，no.7，pp.1664-1671，2008；以及D.C.Kerr等，“Identification?of?RF?harmonic?distortion?on?Si?substrates?and?its?reduction?using?a?trap-rich?layer”，978-1-4244-1856-5/08，IEEE2008IEEE。

圖1示出了如下襯底：包括HR硅襯底1，接著依次是多晶硅層4、氧化層2和形成襯底的有源層的單晶硅層3。

然而，多晶硅在高溫下再結晶，并且存在于多晶硅層和HR硅襯底之間的分界面處的摻雜劑擴散在HR硅襯底中，這具有降低其電阻率的效果。

圖2中的圖表中的曲線（a）（虛線所示）示出了在模擬用于生產HR-SOI襯底的熱預算的1100℃下進行6個小時的熱處理之后，被多晶硅層4覆蓋的圖1中的襯底1的電阻率ρ的變化，其作為深度d的函數。

因此，在該圖表上，橫坐標d=0對應于多晶硅層的上表面，換句話說，對應于BOX2和多晶硅層4之間的分界面。

電阻率是使用擴展電阻分析（SRP）方法來進行測量的。