[發(fā)明專利]碳化硅半導體器件及其制造方法

無效

• 申請?zhí)枺?/td>: 201280008329.1
• 申請日: 2012-02-06
• 公開（公告）號: CN103348478A
• 公開（公告）日: 2013-10-09
• 發(fā)明（設計）人: 山本建策;登尾正人;松木英夫;高谷秀史;杉本雅裕;副島成雅;石川剛;渡邊行彥
• 申請（專利權）人: 株式會社電裝;豐田自動車株式會社
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/78;H01L29/739;H01L29/16;H01L21/336;H01L29/66
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;王英

相關申請的交叉引用

本申請基于2011年2月11日遞交的日本專利申請No.2011-27995，通過引用將其公開內容并入本文中。

技術領域

本公開內容涉及具有溝槽柵極型開關元件的碳化硅半導體器件，以及一種用于制造碳化硅半導體器件的方法。

背景技術

在SiC半導體器件中，增加溝道密度對于提供更大的電流是有效的。因此，已經采用了具有溝槽柵極結構的MOSFET并且已經將其投入硅晶體管的實際使用當中。不用說，可以將這種溝槽柵極結構應用于SiC半導體器件。然而，當將其應用于SiC時會發(fā)生嚴重的問題。具體而言，SiC具有十倍于硅的擊穿場強，因而在施加大約十倍于硅器件的電場時使用SiC半導體器件。結果，在SiC中的溝槽中形成的柵極絕緣膜在溝槽的角落處容易被破壞。

為了克服這個問題，專利文獻1提出了一種SiC半導體器件，其在p型基底（base）區(qū)域之下具有p型深層，所述p型深層以條狀圖案形成并且跨越構成溝槽柵極結構的溝槽。在這種SiC半導體器件中，通過從每個p型深層朝向n^-型漂移層延伸耗盡層來防止施加高壓給柵極絕緣膜，可以減輕柵極絕緣膜中的電場集中并且由此可以防止柵極絕緣膜被破壞。

盡管如專利文獻1所述配備有p型深層的結構對于防止電場集中到柵極絕緣膜是有效的，但是p型深層使電流路徑變窄并且在彼此相鄰的兩個p型深層之間形成JFET區(qū)域，導致導通電阻增大。

引用列表

專利文獻

PTL1：日本專利特開No.2009-194065（對應于US2009/0200559）

發(fā)明內容

考慮到上述問題，本公開內容的一個目的是提供一種導通狀態(tài)電阻低的具有溝槽柵極型開關元件的碳化硅半導體器件。本公開內容的另一個目的是提供一種用于制造導通狀態(tài)電阻低的具有溝槽柵極型開關元件的碳化硅半導體器件的方法。

根據(jù)本公開內容的第一方面，一種碳化硅半導體器件包括：反型半導體開關元件。該反型半導體開關元件包括：襯底，其具有第一導電類型或第二導電類型并且由碳化硅制成；漂移層，其設置在所述襯底上，具有低于所述襯底的雜質濃度，具有所述第一導電類型，并且由碳化硅制成；基底區(qū)域，其設置在所述漂移層上，具有所述第二導電類型，并且由碳化硅制成；源極區(qū)域，其設置在所述基底區(qū)域的上方部分中，具有高于所述漂移層的雜質濃度，具有所述第一導電類型，并且由碳化硅制成；接觸區(qū)域，其設置在所述基底區(qū)域的另一上方部分中，具有高于基底層的雜質濃度，具有所述第二導電類型，并且由碳化硅制成；溝槽，其從所述源極區(qū)域的表面延伸以穿透所述基底區(qū)域，并且具有作為縱向方向的第一方向；柵極絕緣膜，其設置在所述溝槽的內壁上；柵電極，其設置在所述溝槽中的所述柵極絕緣膜上；源電極，其與所述源極區(qū)域和所述基底區(qū)域電耦合；以及漏電極，其設置在所述襯底的背側上。所述反型半導體開關元件被配置為使電流經由所述源極區(qū)域、反型溝道區(qū)域和所述漂移層在所述源電極和所述漏電極之間流動。通過控制施加到所述柵電極的電壓，在所述基底區(qū)域的位于所述溝槽的一側上的部分中提供所述反型溝道區(qū)域。所述反型半導體開關元件還包括：具有所述第二導電類型的多個深層。每個深層被設置在所述基底區(qū)域之下的所述漂移層的上方部分中，具有比所述溝槽深的深度，并且沿著與所述第一方向交叉的第二方向延伸。每個深層具有上方部分和下方部分。所述上方部分的寬度比所述下方部分的寬度小。

在上述器件中，由于上方部分的寬度小于下方部分的寬度，當對柵電極施加柵電壓時擴展深層的上方部分周圍的溝道寬度，以形成深層的上方部分周圍的溝道。由此，JFET區(qū)域的寬度比深層的寬度恒定的情況更寬。在該情況下，JFET電阻被減小且導通狀態(tài)電阻也被減小。