[發明專利]用于使用分級環網的低時延互連網絡的方法和設備

無效

• 申請號: 201280007256.4
• 申請日: 2012-02-02
• 公開（公告）號: CN103380598A
• 公開（公告）日: 2013-10-30
• 發明（設計）人: 拉海特·桑加穆·拉馬努加穆;賽勒斯·庫瑪;威廉姆·林奇
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L12/42
• 分類號: H04L12/42;H04L12/46;H04L12/701
• 代理公司: 暫無信息
• 代理人: 暫無信息

相關申請案的交叉參考

本發明要求2011年12月31日由拉海特·桑加穆·拉馬努加穆（Rohit?Sunkam?Ramanujam）等人遞交的發明名稱為“用于使用分級環網的低時延互連網絡的方法和設備（Method?and?Apparatus?for?Low-Latency?Interconnection?Networks?Using?Hierarchical?Rings）”的第13/341,949號美國非臨時專利申請案的在先申請優先權，以及2011年2月2日由拉海特·桑加穆·拉馬努加穆（Rohit?Sunkam?Ramanujam）等人遞交的發明名稱為“用于使用分級環網的低時延互連網絡的方法和設備（Method?and?Apparatus?for?Low-Latency?Interconnection?Networks?Using?Hierarchical?Rings）”的第61/438,869號美國臨時專利申請案的在先申請優先權，這些在先申請的內容以全文引入的方式并入本文本中。

關于由聯邦政府資助的研發的聲明

不適用。

縮微膠片附錄參考

不適用。

背景技術

當晶體管和其它組件的大小變得更小且制造技術不斷改進時，越來越多的功能性被安置在單個集成電路或芯片上。術語片上系統（system?on?a?chip；SoC）一般是指將計算機或其它復雜的電子系統的所有功能性集成到單個芯片上。SoC可包含一個或多個存儲器、處理器或輸入/輸出端口，以上各者都被集成到單個芯片中。使SoC的各個組件進行通信的一種方法是使用片上網絡（on-chip?network，有時稱作network-on-chip）。片上網絡意圖取代在復雜系統中的電子組件之間進行通信的傳統方法，例如，傳統總線和縱橫制互連。

已針對片上網絡考慮了多種拓撲，且由于可采用的路由器相對較簡單，因此有時使用環形拓撲。例如，在單向環形網絡中，每個路由器包含兩個端口：一個輸入端口，用以接收來自第一鄰近路由器的數據；以及一個輸出端口，用以將數據傳輸到第二鄰近路由器。這些路由器占用的面積較小，消耗的功率較小，且與較高基數的片上路由器，例如，網狀網絡中的路由器相比，可在較高頻率下進行計時。例如，路由器的面積和功率消耗可隨端口數量呈二次曲線增加，因此，與單向環形網絡中使用的相對簡單的路由器相比，較高基數的路由器使用的功率大很多，占用的面積大很多。然而，環形網絡不能很好地隨路由器數目的增加而增大。這是因為平均包帶寬和最壞情況的包帶寬隨著路由器的數量線性增加，而平分帶寬保持為常量，減少了每個路由器的吞吐量。網絡時延對許多要求超低時延通信且在嚴格控制功率預算的情況下進行操作的SoC應用來說可能至關重要。

發明內容

本文中揭示了一種包含芯片的設備，所述芯片包含：一個全局環形網絡，所述全局環形網絡包含配置在單向環形網絡內的多個全局路由器；以及多個本地環形網絡，所述本地環形網絡直接連接到所述全局環形網絡。

本文還揭示了一種方法，所述方法包含：將第一微片從第一路由器傳輸到第二路由器，其中，第一環形網絡包含所述第一路由器和所述第二路由器；以及將第二微片從所述第一路由器傳輸到第三路由器，其中第二環形網絡包含所述第一路由器和所述第三路由器，其中芯片包含所述第一環形網絡和所述第二環形網絡。

本文還揭示了一種包含芯片的設備，所述芯片包含：一個全局環形網絡，所述全局環形網絡包含配置在單向環形網絡內的多個全局路由器；一個中間環形網絡，所述中間環形網絡包含配置在單向環形網絡內的多個中間路由器，其中所述中間環形網絡直接連接到所述全局環形網絡上；以及多個本地環形網絡，所述本地環形網絡直接連接到所述中間環形網絡上。

從結合附圖和所附權利要求書進行的以下詳細描述將更清楚地理解這些和其它特征。

附圖說明

為了更全面地了解本發明，現參考以下結合附圖和具體實施方式進行的簡要描述，其中相同參考標號表示相同部分。

圖1是片上系統的一個實施例的示意圖。

圖2是環形網絡的一個實施例的示意圖。

圖3是分級環網的一個實施例的示意圖。

圖4是分級環網的另一個實施例的示意圖。

圖5為本地路由器的微片路由方法的一個實施例的流程圖。