[發(fā)明專利]制造碳化硅半導體器件的方法

無效

• 申請?zhí)枺?/td>: 201280001186.1
• 申請日: 2012-01-31
• 公開（公告）號: CN102959694A
• 公開（公告）日: 2013-03-06
• 發(fā)明（設計）人: 山田俊介;增田健良
• 申請（專利權(quán)）人: 住友電氣工業(yè)株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/3065;H01L29/12;H01L29/78
• 代理公司: 中原信達知識產(chǎn)權(quán)代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

技術(shù)領(lǐng)域

本發(fā)明涉及一種制造碳化硅半導體器件的方法。

背景技術(shù)

在制造半導體器件時，執(zhí)行在半導體襯底中選擇性形成雜質(zhì)區(qū)的步驟。例如，在制造n溝道型MOSFET（金屬氧化物半導體場效應晶體管）時，為了獲得npn結(jié)構(gòu)，通常執(zhí)行在n型半導體襯底中部分形成p型雜質(zhì)區(qū)并且進一步在該p型雜質(zhì)區(qū)中部分形成n型雜質(zhì)區(qū)的步驟。即，形成在擴展方面彼此不同的雜質(zhì)區(qū)。應以自對準方式形成兩種雜質(zhì)區(qū)，以便抑制MOSFET的特性變化，特別是溝道長度的變化。在采用硅襯底用作半導體襯底的情況下，已經(jīng)廣泛使用通過調(diào)整借助熱處理的雜質(zhì)擴散進行程度來調(diào)整雜質(zhì)區(qū)的擴展的雙擴散技術(shù)。

但是，在采用碳化硅襯底用作半導體襯底的情況下，雜質(zhì)的擴散系數(shù)小并且已經(jīng)注入離子的區(qū)域?qū)嵸|(zhì)上因為其經(jīng)過熱處理而變成雜質(zhì)區(qū)。因此，難于采用雙擴散技術(shù)。因此，為了獲取以自對準方式形成的雜質(zhì)區(qū)，應調(diào)整用于離子注入的掩膜的開口尺寸。例如，根據(jù)日本專利特開No.2000-22137（PTL?1），采用多晶硅膜或通過氧化該多晶硅膜而形成的氧化物膜用作掩膜，并且通過利用由于氧化或氧化物膜的移除而造成的掩膜邊緣的移動來形成不同雜質(zhì)區(qū)。

引證文獻列表

專利文獻

PTL?1：日本專利特開No.2000-221375

發(fā)明內(nèi)容

技術(shù)問題

根據(jù)上述文獻中描述的技術(shù)，使開口的側(cè)壁經(jīng)受熱氧化，以便使掩膜中的開口變窄，并且移除氧化物膜，以便使由此窄的開口變寬。但是，用于調(diào)整掩膜中的開口的熱氧化步驟通常是不期望的或困難的。具體地，熱氧化步驟中所需的約從900至1200°C的高溫會產(chǎn)生問題。例如，在碳化硅襯底上形成金屬底層的情況下，在高溫下可能在金屬底層膜和碳化硅襯底之間發(fā)生合金。此外，熱氧化步驟中的氧化速度不是太快，并且例如，蒸汽氧化速度約為15nm/分鐘。因此，半導體器件制造效率可能低。

另外，作為使掩膜中的開口變窄的方法，以下方法是可用的。首先，在設置有具有開口的掩膜的碳化硅襯底上形成膜。因為膜形成在開口的側(cè)壁上，因此使得開口變窄。隨后，各向異性蝕刻使在側(cè)壁上的膜的一部分保留在掩膜中的開口中，同時移除剩余部分。可以由此獲得通過該膜而變窄的開口。但是對于該方法來說，應在適當?shù)臅r間停止各向異性蝕刻。如果蝕刻停止得太早，則殘留要被移除的膜的一部分，并且該殘留部分可能影響離子注入。如果蝕刻停止得太晚，則膜不能充分地保留在側(cè)壁上，并且不能充分地使開口變窄。因此，簡單地通過執(zhí)行該方法難以精確地形成雜質(zhì)區(qū)。

鑒于上述問題提出本發(fā)明，并且本發(fā)明的一個目標是提供一種制造碳化硅半導體器件的方法，該方法能以精確地自對準方式形成雜質(zhì)區(qū)。

問題解決方案

根據(jù)本發(fā)明的制造碳化硅半導體器件的方法具有如下步驟。在碳化硅襯底上形成掩膜層。掩膜層包括覆蓋碳化硅襯底的覆蓋部分和具有側(cè)壁的開口。通過掩膜層中的開口將第一導電類型的雜質(zhì)注入碳化硅襯底上。在其上已經(jīng)形成了掩膜層的碳化硅襯底上形成由第一材料制成的第一膜。第一膜包括布置在覆蓋部分上的第一部分，布置在開口的側(cè)壁上的第二部分以及布置在開口中的碳化硅襯底上的第三部分。在其上已經(jīng)形成了掩膜層和第一膜的碳化硅襯底上形成由與第一材料不同的第二材料制成的第二膜。第二膜包括布置在第一膜的第一至第三部分中的每一個上的部分。開始用于移除第二膜布置在第一膜的第三部分上的部分的各向異性蝕刻。感測到在各向異性蝕刻期間執(zhí)行對第一材料的蝕刻。在感測執(zhí)行對第一材料的蝕刻的步驟中感測到執(zhí)行對第一材料的蝕刻之后，停止各向異性蝕刻。在停止各向異性蝕刻的步驟之后，通過利用第一膜的第二部分以及布置在第二部分上的第二膜而變窄的開口，將第二導電類型的雜質(zhì)注入到碳化硅襯底上。

根據(jù)本發(fā)明，通過感測執(zhí)行對第一膜的蝕刻來檢測第二膜的各向異性蝕刻的終點。因為不僅在掩膜層的開口中而且也在掩膜層的覆蓋部分上執(zhí)行對第一膜的蝕刻，因此能夠精確地感測執(zhí)行對第一膜的蝕刻。因此，因為第二膜的各向異性蝕刻能夠被精確地停止，因此可以精確地在開口的側(cè)壁上保留第二膜。因此，因為通過被精確地變窄的開口注入第二導電類型的雜質(zhì)，因此可以精確地在其中已經(jīng)通過開口注入第一導電類型的雜質(zhì)的區(qū)域的一部分中形成第二導電類型的區(qū)域。

在上述制造方法中，掩膜層可以由第二材料制成。

因為用于掩膜層的材料因此與用于第二膜的材料相同，因此可以進一步簡化制造碳化硅半導體器件的方法。

在上述制造方法中，在形成第一膜之后且形成第二膜之前，執(zhí)行以下步驟。形成由與第一材料不同的材料制成的第三膜。在第三膜上形成由第一材料制成的第四膜。