[實用新型]信息處理裝置有效
| 申請號： | 201220749648.5 | 申請日： | 2012-12-31 |
| 公開（公告）號： | CN203102260U | 公開（公告）日： | 2013-07-31 |
| 發明（設計）人： | 蘭軍強;朱磊;沙力;李濟川 | 申請（專利權）人： | 上海算芯微電子有限公司 |
| 主分類號： | G06F12/08 | 分類號： | G06F12/08 |
| 代理公司： | 北京集佳知識產權代理有限公司 11227 | 代理人： | 駱蘇華 |
| 地址： | 201203 上海市浦東新*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 信息處理 裝置 | ||
一種信息處理裝置，適用于視頻像素數據或圖形紋理數據的高速緩存，其特征在于，包括：
高速緩沖存儲器；
由CMOS邏輯電路構成的確定類型單元，與外部處理器相連；
由CMOS邏輯電路構成的確定缺失單元，與所述確定類型單元相連；
由CMOS邏輯電路構成的讀取單元，與所述確定缺失單元及片外存儲器相連；
由CMOS邏輯電路構成的填充單元，與所述讀取單元及所述高速緩沖存儲器相連。
根據權利要求1所述的信息處理裝置，其特征在于，所述信息處理裝置還包括：時鐘發生單元；所述高速緩沖存儲器配置成保證每兩個時鐘周期讀取一個緩存線的全部視頻像素分量，或者保證每個時鐘周期讀取任意四個彼此相鄰的紋理數據。
根據權利要求1或2所述的任一種信息處理裝置，其特征在于，所述片外存儲器包括：外存儲器、二級緩沖存儲器中的一種或多種。
根據權利要求3所述的信息處理裝置，其特征在于，所述信息處理裝置還包括：
由CMOS邏輯電路構成的命令拆分單元，位于所述確定類型單元與所述外部處理器之間；
由CMOS邏輯電路構成的調整邊界單元，位于所述確定缺失單元與所述讀取單元以及所述讀取單元與所述填充單元之間。
根據權利要求3所述的信息處理裝置，其特征在于，所述信息處理裝置還包括：
由CMOS邏輯電路構成的預取單元，位于所述確定缺失單元與所述讀取單元之間；
與所述預取單元和所述讀取單元相連、用于存儲讀取命令的第一暫存器；
與所述預取單元和所述填充單元相連、用于存儲填充命令的第二暫存器。
根據權利要求5所述的信息處理裝置，其特征在于，所述信息處理裝置還包括：與所述讀取單元、填充單元相連的用于存儲缺失數據的第三暫存器。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海算芯微電子有限公司，未經上海算芯微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201220749648.5/1.html，轉載請聲明來源鉆瓜專利網。
