[實用新型]一種存儲卡電源傳輸電路

有效

• 申請號: 201220741371.1
• 申請日: 2012-12-30
• 公開（公告）號: CN203102871U
• 公開（公告）日: 2013-07-31
• 發明（設計）人: 黃維權;蔡曉峰
• 申請（專利權）人: 深圳市凌啟電子有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C5/14
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 唐華明

一種存儲卡電源傳輸電路，其特征在于，包括：

串接在SD卡與CPU之間，用于調節所述SD卡與所述CPU之間傳輸信號的滿足預設的閾值的波形整理電路；

與所述波形整理電路相連，用于調節SDIO總線的時序，使所述傳輸信號的波形進行時延的時序調整電路。

根據權利要求1所述的存儲卡電源傳輸電路，其特征在于，還包括:

與所述波形整理電路相連，用于消除所述傳輸信號的靜電的靜電防護電路。

根據權利要求1所述的存儲卡電源傳輸電路，其特征在于，所述波形整理電路包括至少一個調節電路，

所述調節電路包括：第一電阻、第二電阻、上拉電阻以及運算放大器，

所述調節電路的數據輸入端與所述運算放大器的反相輸入端相連，所述第一電阻的第一端分別于外接電壓Vcc以及所述上拉電阻的第一端相連，所述第一電阻的第二端分別與所述運算放大器的同相輸入端以及所述第二電阻的第一端相連，所述第二電阻的第二端接地，所述運算放大器的輸出端與所述上拉電阻的第二端相連，且作為所述調節電路的數據輸出端。

根據權利要求3所述的存儲卡電源傳輸電路，其特征在于，CLK線以及數據線均串接有所述調節電路。

根據權利要求1所述的存儲卡電源傳輸電路，其特征在于，所述時序調整電路包括：第三電阻以及第一電容，

所述第三電阻串接在所述調節電路的數據輸入端以及所述運算放大器的反相輸入端之間，所述第一電容串接在所述運算放大器的反相輸入端與地之間。

根據權利要求2所述的存儲卡電源傳輸電路，其特征在于，所述靜電防護電路包括：

串接在所述調節電路的數據輸出端與CPU之間的壓敏電阻。

根據權利要求2所述的存儲卡電源傳輸電路，其特征在于，所述靜電防護電路包括：

串接在所述調節電路的數據輸出端與CPU之間的TVS管。

根據權利要求2所述的存儲卡電源傳輸電路，其特征在于，所述靜電防護電路包括：

串接在所述調節電路的數據輸出端與CPU之間的ESD管。