[實用新型]一種船用連續波導航雷達的信號處理電路

有效

• 申請號: 201220737669.5
• 申請日: 2012-12-28
• 公開（公告）號: CN202995033U
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 姚元飛;唐浩;何奎;錢延軍;楊仕東
• 申請（專利權）人: 成都天奧信息科技有限公司
• 主分類號: G01S7/35
• 分類號: G01S7/35
• 代理公司: 成都金英專利代理事務所(普通合伙) 51218
• 代理人: 袁英

技術領域

本實用新型涉及一種信號處理電路，特別是涉及一種船用連續波導航雷達的信號處理電路。

背景技術

船用導航雷達安裝在各類船舶上，用于港口環境下，探測船舶自身周圍的各類物體如船只，浮標，橋墩，堤岸等，給船舶駕駛員提供直觀的目標距離與方位信息，規避各類危險障礙物，防止碰撞事故，或者引導船舶按航道行駛，順利泊錨。雷達按發射信號的形式分為脈沖雷達和連續波雷達，脈沖雷達通過測量回波信號相對于發射信號的時間計算目標距離，為了探測遠處目標需要很大的峰值功率。連續波以多普勒效應來檢測目標位置，距離和速度等信息。相對于脈沖雷達，連續波雷達具有發射功率小，工作電壓低，測量目標距離遠，距離分辨力強等優點。

實用新型內容

本實用新型的目的在于克服現有技術的不足，提供一種基于FPGA芯片和DSP芯片的信號處理系統，體積小通用性強，可以根據顯控終端控制命令對信號進行處理，信號處理更加精確可靠的一種船用連續波導航雷達的信號處理電路。

本實用新型的目的是通過以下技術方案來實現的：一種船用連續波導航雷達的信號處理電路，它包括FPGA芯片和DSP芯片，FPGA芯片和DSP芯片互連，FPGA芯片通過總線與TCP/IP物理層協議芯片連接，TCP/IP物理層協議芯片通過網絡變換器與顯控終端接口連接，FPGA芯片的一路數據端口與串口芯片A連接，串口芯片A與外部差頻信號連接，FPGA芯片的另一路數據端口與驅動電機功放模塊連接，驅動電機功放模塊與雷達伺服電機連接，DSP芯片的一個數據端口與串口芯片B連接，串口芯片B與通訊接口連接，所述的FPGA芯片和DSP芯片共用一個提供頻率基準的晶體振蕩器A，晶體振蕩器A與FPGA芯片和DSP芯片分別連接，TCP/IP物理層協議芯片與為其提供頻率基準的晶體振蕩器B相連接，所述的顯控終端接口為RJ45接口，通訊接口為DB9接口。

進一步的，所述的一種船用連續波導航雷達的信號處理電路還包括一個同步動態隨機存儲器和一個DSP加載芯片，所述的同步動態隨機存儲器和DSP加載芯片分別與DSP芯片相連接。

進一步的，所述的一種船用連續波導航雷達的信號處理電路還包括一個ROM模塊，所述的ROM模塊與FPGA芯片相連接。

本實用新型的有益效果是：

1）本實用新型采用基于FPGA芯片和DSP芯片的信號處理系統，通過較少的硬件實現比現有技術復雜得多的硬件系統，體積小，通用性強；

2）本實用新型FPGA芯片首先接收顯控終端控制命令并根據顯控終端控制命令對信號進行處理，信號處理更加精確可靠。?

附圖說明

圖1為本實用新型結構方框圖；

圖2為本實用新型信號處理流程圖。

具體實施方式

下面結合附圖進一步詳細描述本實用新型的技術方案：如圖1所示，一種船用連續波導航雷達的信號處理電路，它包括FPGA芯片和DSP芯片，FPGA芯片和DSP芯片互連，FPGA芯片通過總線與TCP/IP物理層協議芯片連接，TCP/IP物理層協議芯片通過網絡變換器與顯控終端接口連接，FPGA芯片的一路數據端口與串口芯片A連接，串口芯片A與外部差頻信號連接，FPGA芯片的另一路數據端口與驅動電機功放模塊連接，驅動電機功放模塊與雷達伺服電機連接，DSP芯片的一個數據端口與串口芯片B連接，串口芯片B與通訊接口連接，所述的FPGA芯片和DSP芯片共用一個提供頻率基準的晶體振蕩器A，晶體振蕩器A與FPGA芯片和DSP芯片分別連接，TCP/IP物理層協議芯片與為其提供頻率基準的晶體振蕩器B相連接，所述的顯控終端接口為RJ45接口，通訊接口為DB9接口。進一步的，所述的一種船用連續波導航雷達的信號處理電路還包括一個同步動態隨機存儲器和一個DSP加載芯片，所述的同步動態隨機存儲器和DSP加載芯片分別與DSP芯片相連接。進一步的，所述的一種船用連續波導航雷達的信號處理電路還包括一個ROM模塊，所述的ROM模塊與FPGA芯片相連接。如圖2所示，顯控終端接口接收顯控終端發出的控制命令并傳送至FPGA芯片，FPGA芯片接收控制命令并進行解析，串口芯片A采集差頻信號并將采集到的差頻信號傳送至FPGA芯片，FPGA芯片根據接收到的顯控終端控制命令對差頻信號進行同頻干擾抑制、加窗、快速傅里葉變換和插值濾波處理，然后將處理過后的信號發送至DSP芯片，DSP芯片接收到信號后對信號進行非相參積累、恒虛警率檢測、幅度分級、二次門限和海雜波抑制等處理，DSP對信號處理完成后將目標信息發送至FPGA芯片，FPGA芯片接收到目標信息后并通過顯控終端接口將目標信息輸出。