[實用新型]一個可調整的靜態隨機存儲器自定時電路

有效

• 申請號: 201220716534.0
• 申請日: 2012-12-21
• 公開（公告）號: CN203150144U
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 拜福君;付妮
• 申請（專利權）人: 西安華芯半導體有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 楊引雪

技術領域

本實用新型涉及一種存儲器自定時電路，尤其涉及一個可調整的靜態隨機存儲器自定時電路。?

背景技術

基于復制位線的自定時電路技術在靜態隨機存儲器（SRAM）設計中經常使用。一般地，自定時電路由以下部分組成：存儲單元陣列中的包含復制位線的冗余列，復制列選和預充電路，下拉放電電路和電壓探測器。冗余列、復制列選和預充電路保證復制位線的負載和正常位線相同，可以模擬正常位線的放電和預充電過程。下拉放電電路，用于模擬正常的存儲單元對位線的放電。電壓探測器用于探測復制位線上的電壓，當其達到設定的電壓值時產生反饋信號，指示控制電路陣列中位線電壓差滿足要求，靈敏放大器可以開始工作。整個定時的長短由復制位線的負載大小和下拉放電電路的強弱決定。一般地，復制位線的負載由陣列的尺寸所限制無法進行調整，一般設計中需要小心的設計下拉電路的強弱，既不能太強導致定時太短，電路功能出錯，又不能太弱導致定時太長，芯片速度太慢。而一旦設計中確定了一個下拉強度，考慮到實際芯片生產和設計模擬的偏差，為了獲得一個合適的設置，可能需要經過多次重復設計，流片生產和測試才能夠確定。這樣子既浪費時間也浪費人力和資金。?

實用新型內容

為了解決背景技術中所存在的技術問題，本實用新型提出了一個可調整的靜態隨機存儲器自定時電路。可以在一個靜態隨機存儲器芯片上實現多個可選擇的不同的下拉放電強度，以便快速準確的找到最合適的。?

本實用新型的技術解決方案是：?

一個可調整的靜態隨機存儲器自定時電路，其特殊之處在于：包括依次連接的下拉強度控制電路、下拉放電電路、冗余列、復制列選和預充電路及電壓探測器；上述下拉放電電路至少有2組；上述復制列選和預充電路包括復制列?選電路和預充電路。?

上述下拉放電電路由晶體管NPG和晶體管NPD組成。?

本實用新型的優點是：?

1.靈活快速。通過增加多個下拉放電電路，并通過外部信號對這多個下拉放電電路進行開關控制。只需要經過一次設計和流片生產，就可以在測試時通過外部控制信號對下拉放電電路進行實時控制，從而找到最合適的下拉放電強度。?

2.節約成本。因為只需要經過一次設計和流片生產，就可以在測試時通過外部控制信號對下拉放電電路進行實時控制，從而找到最合適的下拉放電強度。?

附圖說明

圖1是本實用新型電路結構圖；?

圖2是本實用新型的一組下拉放電電路圖；?

圖3是本實用新型復制列選和預充電路和電壓探測器的電路圖；?

圖4是本實用新型多組下拉放電并聯電路圖；?

圖5是本實用新型的一個有4種可選下拉放電強度的下拉強度控制電路圖；?

其中1‐下拉放電電路、2‐下拉強度控制電路、3‐冗余列、4復制列選和預充電路、5‐復制位線、6‐復制字線。?

具體實施方式

參見圖1，圖1是本實用新型電路結構圖。該自定時電路包括冗余列3、復制列選和預充電路4、下拉放電電路1、下拉強度控制電路2和電壓探測器。復制位線5DBL位于冗余列3中，并連接到復制列選和預充電路4、下拉放電電路1。復制列選和預充電路4由復制字線6DWL控制，對復制位線6DBL進行預充操作，并輸出信號RDBL作為電壓探測器的輸入。下拉強度控制電路2的輸入為調節信號TRIM，輸出為使能信號EN。下拉放電電路1連接至復制位線5DBL、復制位線5DWL和使能信號EN，其中EN的位寬和下拉放電電路1的數量相同（本實例中數量為4，即可實現至少4種可選的下拉強度）。每一位EN信號控制一個下拉放電電路1，當DWL和EN同時有效時，對應的下拉放電電路1工作。電壓探測器根據輸入的RDBL上電壓的變化，產生定時反饋ST信號。?

參見圖2，圖2是本實用新型的一個下拉放電電路圖。在SRAM中，下拉放電電路采用類似于存儲單元的放電通路的電路結構。只有當DWL和控制信號EN同時都為‘1’時，下拉電路才有效，如此通過很簡單的兩個晶體管NPG和NPD就能實現下拉放電電路，版圖面積很小，即使放置多個下拉電路也不會影響整個芯片的面積。?