[實用新型]基于FPGA的網絡密碼機

有效

• 申請號: 201220716050.6
• 申請日: 2012-12-21
• 公開（公告）號: CN203057169U
• 公開（公告）日: 2013-07-10
• 發明（設計）人: 吳麗華;袁寶弟
• 申請（專利權）人: 無錫市同威科技有限公司
• 主分類號: H04L9/00
• 分類號: H04L9/00;H04L29/06
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 殷紅梅

技術領域

本實用新型涉及一種基于FPGA（現場可編程邏輯門陣列）的網絡密碼機，屬于計算機應用技術領域。

背景技術

隨著網絡技術，特別是互聯網技術在我國的迅速推廣和普及，各種網絡應用在我國迅猛發展。但是非法入侵、詐騙事件嚴重影響了網絡信息安全。

密碼技術是信息安全的基礎技術，網絡密碼機是密碼技術安全應用的基礎和信息化安全的核心。隨著我國信息化產業高速全面的發展，作為信息安全核心基礎的網絡密碼機，廣泛應用于電子商務、電子政務、網上銀行、網上證券交易及國民經濟的各個領域（包括國家政務通、警務通等重要領域）。

現有的網絡密碼機主要是基于PC機上完成的，導致其發展有相應的局限性，如果需要提高速度和性能，必須花費更多時間優化代碼算法和依賴PC機的性能來提高，而這個又導致它們的實現處于不可預期的等待中，而往往PC機的提升速度總是滿足不了要求。

發明內容

本實用新型的目的在于彌補現有技術的局限性，提供一種基于FPGA的網絡密碼機，保證實現對各種規模企業和政府機構提供相應的網絡數據加密、解密的同時，也使得網絡處理能力比普通網絡密碼機高20%到30%。

按照本實用新型提供的技術方案，所述的基于FPGA的網絡密碼機包括密碼主機，密碼主機連接有輸入設備和輸出設備，所述密碼主機包括：CPU和與CPU連接的網絡接口、存儲模塊、運算模塊和FPGA加速卡，所述FPGA加速卡通過PCI接口與CPU相連。所述密碼主機安裝于2U機箱中。輸入設備一般采用外接鍵盤模塊。輸出設備一般為顯示屏模塊。

所述FPGA加速卡包括：PCI總線接口模塊、FPGA核心運算模塊、應用程序存儲模塊、臨時變量存儲模塊、接口邏輯模塊，所述FPGA核心運算模塊分別與應用程序存儲模塊、臨時變量存儲模塊和接口邏輯模塊相連，所述接口邏輯模塊與PCI總線接口模塊相連。所述應用程序存儲模塊為FLASH存儲芯片。臨時變量存儲模塊為DD2芯片。接口邏輯模塊為CPLD可編程邏輯芯片。

本實用新型的優點在于：使用FPGA高性能加速卡，利用PCI總線傳輸技術，解決了傳統的速度慢的問題，大大提高了運算速度和執行速度。

附圖說明

圖1是本實用新型基于FPGA的密碼機的結構圖。

圖2是FPGA加速卡結構圖。

具體實施方式

下面結合附圖和實施例對本實用新型作進一步說明。

如圖1所示，本實用新型包括密碼主機，以及在Linux操作系統下的驅動和密碼工作軟件部分。所述密碼主機連接有輸入設備和輸出設備，所述密碼主機包括：CPU和與CPU連接的網絡接口、存儲模塊、運算模塊和FPGA加速卡，所述FPGA加速卡通過PCI接口與CPU相連。所述密碼主機安裝于2U機箱中。輸入設備一般采用外接鍵盤模塊。輸出設備一般為顯示屏模塊。

本實用新型使用了如圖2所示結構的FPGA加速卡，其包括：以PCI9056為核心的PCI總線接口模塊1，以EP3C120F484?FPGA（現場可編程邏輯門陣列）為核心運算模塊2，以PC28F640P30B85（FLASH存儲芯片）為應用程序存儲模塊5和以MT47H64M16HR-3（DD2芯片）為臨時變量存儲模塊3，EPM2210F256（CPLD可編程邏輯芯片）接口邏輯模塊4；FPGA核心運算模塊2分別與應用程序存儲模塊5、臨時變量存儲模塊3和接口邏輯模塊4相連，所述接口邏輯模塊4與PCI總線接口模塊1相連。由PCI總線接口模塊1、FPGA核心運算模塊2、臨時變量存儲模塊3、接口邏輯模塊4和應用程序存儲模塊5構成一塊整體硬件插在計算機CPU的PCI插槽，在Linux操作系統下的驅動和應用軟件的控制下，實現高速運算。這樣的優點在于，傳輸速度快，功能和擴展性強，可編程性強，可以根據不同的應用，設計相應的應用軟件實現不同的運算功能，方便應用在其他領域。

本實用新型使用的是B/S?(瀏覽器/服務器)結構，輸入設備一般為外接普通鍵盤，輸出設備一般為顯示器，FPGA加速卡就插入在密碼主機中，一起封裝于2U機箱中。輸入設備主要用于密碼機各種管理參數及配置所需內容。輸出設備主要顯示密碼機的管理信息、配置功能菜單及密碼機各種狀態信息。

以下描述所述基于FPGA的網絡密碼機的工作過程：

（1）通過CPU上層軟件設置好需要傳送待加密或解密的數據包，設置FPGA的相關命令；

（2）啟動數據傳輸，將數據包通過PCI總線依次傳入FPGA的存儲模塊；

（3）待數據包傳輸完成后，FPGA設置相關進程，啟動狀態機，之后數據傳給FPGA加速卡；