[實(shí)用新型]可實(shí)現(xiàn)DSP單板或多板JTAG調(diào)試的系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201220696600.2
• 申請(qǐng)日: 2012-12-14
• 公開(kāi)（公告）號(hào): CN203012704U
• 公開(kāi)（公告）日: 2013-06-19
• 發(fā)明（設(shè)計(jì)）人: 薛永輝;袁浩;許霄龍
• 申請(qǐng)（專利權(quán)）人: 中船重工（武漢）凌久電子有限責(zé)任公司
• 主分類號(hào): G06F11/26
• 分類號(hào): G06F11/26
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 唐萬(wàn)榮

1.一種可實(shí)現(xiàn)DSP單板或多板JTAG調(diào)試的系統(tǒng)，其特征在于，該系統(tǒng)包括多個(gè)DSP板；

所述DSP板上包括多個(gè)以菊花鏈方式串聯(lián)的DSP芯片；所述DSP板上設(shè)有輸入JTAG接口和輸出JTAG接口，以及連接在所述輸入JTAG接口和所述輸出JTAG接口之間的開(kāi)關(guān)控制電路；所述DSP板上串聯(lián)的第一塊DSP芯片連接所述輸入JTAG接口，最后一塊DSP芯片連接所述輸出JTAG接口；

單板調(diào)試時(shí)，單個(gè)DSP板的輸入JTAG接口直接與仿真器連接，所述開(kāi)關(guān)控制電路控制該板的菊花鏈閉合，使多個(gè)DSP芯片與所述仿真器形成JTAG調(diào)試回路；

多板調(diào)試時(shí)，多個(gè)DSP板通過(guò)JTAG互聯(lián)電纜連接，其中第一個(gè)DSP板上的輸入JTAG接口與仿真器連接，第二個(gè)至最后一個(gè)DSP板的輸入JTAG接口依次通過(guò)JTAG互聯(lián)電纜連接到前一個(gè)DSP板的輸出JTAG接口，多個(gè)DSP板上的所述開(kāi)關(guān)控制電路控制該板的菊花鏈打開(kāi)，使多個(gè)DSP板之間形成板間菊花鏈，多個(gè)DSP板與所述仿真器形成JTAG調(diào)試回路。

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述開(kāi)關(guān)控制電路包括上拉電阻和帶有高電平使能控制端的單通道邏輯門(mén)；

所述上拉電阻的一端與高電平信號(hào)連接，另一端與所述單通道邏輯門(mén)的高電平使能控制端連接，該高電平信號(hào)使所述單通道邏輯門(mén)處于使能狀態(tài)，該另一端還與所述板間JTAG接口的使能控制引腳連接，當(dāng)多板調(diào)試時(shí)，所述使能控制引腳接入低電平信號(hào)，使所述單通道邏輯門(mén)處于禁能狀態(tài)；

所述單通道邏輯門(mén)的輸入端連接DSP板的TDI，輸出端連接DSP板的TDO。

3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述開(kāi)關(guān)控制電路包括下拉電阻和帶有低電平使能控制端的單通道邏輯門(mén)；

所述下拉電阻的一端與低電平信號(hào)連接，另一端與所述單通道邏輯門(mén)的低電平使能控制端連接，該低電平信號(hào)使所述單通道邏輯門(mén)處于使能狀態(tài)，該另一端還與所述板間JTAG接口的使能控制引腳連接，當(dāng)多板調(diào)試時(shí)，所述使能控制引腳接入高電平信號(hào)，使所述單通道邏輯門(mén)處于禁能狀態(tài)；

所述單通道邏輯門(mén)的輸入端連接DSP板的TDI，輸出端連接DSP板的TDO。

4.根據(jù)權(quán)利要求2或3所述的系統(tǒng)，其特征在于，所述單通道邏輯門(mén)為獨(dú)立的邏輯器件，或通過(guò)FPGA和CPLD器件實(shí)現(xiàn)。

5.根據(jù)權(quán)利要求2或3所述的系統(tǒng)，其特征在于，所述輸入JTAG接口包括IEEE1149.1標(biāo)準(zhǔn)規(guī)定的信號(hào)引腳/TRST、TCK、TMS、TDI和TDO，以及引腳/EMU、KEY、GND和CTL，其中引腳/EMU為仿真輸出信號(hào)，該輸出信號(hào)為集電極開(kāi)路輸出信號(hào)，KEY為防錯(cuò)插引腳，GND為板內(nèi)的信號(hào)地，CTL連接前一個(gè)DSP板的開(kāi)關(guān)控制電路的使能控制端；

所述輸出JTAG接口包括IEEE1149.1標(biāo)準(zhǔn)規(guī)定的信號(hào)引腳/TRST、TCK、TMS、TDI和TDO，以及引腳/EMU、KEY、GND和EN，其中EN為使能控制引腳，連接所在DSP板的開(kāi)關(guān)控制電路的使能控制端。

6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，每個(gè)DSP板上還設(shè)有時(shí)鐘信號(hào)驅(qū)動(dòng)電路，與每個(gè)DSP芯片的時(shí)鐘輸入引腳連接。