[實用新型]基于FPGA的連續上傳高速數據采集裝置

有效

• 申請號: 201220673522.4
• 申請日: 2012-12-10
• 公開（公告）號: CN202929411U
• 公開（公告）日: 2013-05-08
• 發明（設計）人: 李德和;史振國;高明;于娟
• 申請（專利權）人: 威海北洋電氣集團股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 威海科星專利事務所 37202
• 代理人: 于濤

1.?一種基于FPGA的連續上傳高速數據采集裝置，包括用于采集模擬信號的數據采集單元，與所述數據采集單元的信號輸出端相連接的，用于對數據進行處理的FPGA處理單元，與所述FPGA處理單元相連接的微處理器，以及與所述微處理器通過通信接口相連接的上位機，其特征在于所述FPGA處理單元內設有用于接收數據采集單元所采集的信息的數據接收模塊，與所述數據接收模塊相連接的用于對數據進行累加處理的累加處理模塊，與所述累加處理模塊相連接的用于存儲數據的雙口RAM，其中所述累加處理模塊由與數據接收模塊相連接的通道選擇I模塊，分別與通道選擇I的輸出端相連接的第一累加處理模塊、第二累加處理模塊，以及輸入端分別與第一累加處理模塊、第二累加處理模塊的輸出端相連接的通道選擇II模塊組成，其中通道選擇II模塊的輸出端與雙口RAM相連接。

2.根據權利要求1所述的一種基于FPGA的連續上傳高速數據采集裝置，其特征在于設有兩個以上數據采集單元，兩個以上數據采集單元分別與FPGA處理單元相連接，FPGA處理單元內設有與兩個以上數據采集單元一一相對應的兩個以上數據處理單元，所述數據處理單元由數據接收模塊、與數據接收模塊相連接的累加處理模塊、與累加處理模塊相連接的雙口RAM組成，兩個以上的數據處理單元的輸出端分別與FPGA處理單元內的數據轉存與上傳模塊相連接。

3.根據權利要求2所述的一種基于FPGA的連續上傳高速數據采集裝置，其特征在于數據采集單元由差分放大單元、A/D轉換單元組成，差分放大單元的輸出端與A/D轉換單元相連接，A/D轉換單元的輸出端與FPGA處理單元相連接，形成一條數據采集通路。

4.根據權利要求2所述的一種基于FPGA的連續上傳高速數據采集裝置，其特征在于所述數據采集單元內設有兩條并行的數據采集通路，即兩條均設有相連接的差分放大單元、A/D轉換單元且與FPGA處理單元相連接的數據采集通路，FPGA處理單元內還設有分別與兩條數據采集通路中的A/D轉換單元相連接的第一時鐘模塊和第二時鐘模塊，其中第一時鐘模塊與第二時鐘模塊的時鐘輸出相位相差180°。

5.根據權利要求4所述的一種基于FPGA的連續上傳高速數據采集裝置，其特征在于所述微處理器采用MCU實現，MCU通過通信接口與上位機相連接，以接收和處理上位機的命令信息，同時MCU還與FPGA處理單元相連接，FPGA處理單元內對應設有分別與MCU相連接的數據轉存與上傳模塊、指令接收與處理模塊，以及輸入端與指令接收與處理模塊相連接而輸出端與累加處理模塊相連接的參數配置模塊，其中數據轉存與上傳模塊的輸入端與雙口RAM的輸出端相連接，指令接收與處理模塊分別與參數配置模塊、數據轉存與上傳模塊相連接。

6.根據權利要求5所述的一種基于FPGA的連續上傳高速數據采集裝置，其特征在于FPGA處理單元內還設有觸發信號選擇模塊、與內參數配置模塊相連接的內觸發信號產生模塊，其中觸發信號選擇模塊分別與外界觸發信號、內觸發信號產生模塊相連接，觸發信號選擇模塊與累加處理模塊相連接。

7.根據權利要求6所述的一種基于FPGA的連續上傳高速數據采集裝置，其特征在于設有SRAM，SRAM與FPGA處理單元內的數據轉存與上傳模塊相連接。