[實用新型]一種新型的電機驅動芯片中的欠壓保護電路

有效

• 申請號: 201220672716.2
• 申請日: 2012-12-04
• 公開（公告）號: CN202940574U
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 姚遠;黃武康;楊志飛;代軍;湛衍;馬琳;張偉;潘慧君;楊小波;殷明
• 申請（專利權）人: 嘉興禾潤電子科技有限公司
• 主分類號: H02H7/20
• 分類號: H02H7/20;H02H3/24
• 代理公司: 上海旭誠知識產權代理有限公司 31220
• 代理人: 鄭立

1.一種欠壓保護電路，其特征在于，包括帶隙基準電路、第一電流鏡電路、第二電流鏡電路和若干電阻、NMOS管、PMOS管及反相器；電阻(R4)與NMOS管(MN1)串聯后和電阻(R3)并聯，所述電阻(R3)與電阻(R1)、電阻(R2)串聯在電源(VDD)和地(GND)之間；所述電阻(R1)和所述電阻(R2)之間的電壓(V_A)加載在所述帶隙基準電路上；所述帶隙基準電路的第一輸入端和第二輸入端分別連接所述第一電流鏡電路的兩個電流支路；所述帶隙基準電路的所述第二輸入端經過PMOS管(MP5)連接到所述第二電流鏡電路，所述PMOS管(MP5)通過第一反相器連接到所述NMOS管(MN1)的柵極。

2.如權利要求1所述的欠壓保護電路，其中所述帶隙基準電路包括三極管(Q1)、三極管(Q2)、電阻(R5)和電阻(R6)，所述三極管(Q1)的基極與所述三極管(Q2)的基極相連，所述三極管(Q1)的發射極經過所述電阻(R5)與所述三極管(Q2)的發射極相連，所述三極管(Q2)的發射極經過所述電阻(R6)接地(GND)；所述三極管(Q1)的集電極為所述帶隙基準電路的所述第一輸入端，所述三極管(Q2)的集電極為所述帶隙基準電路的所述第二輸入端；電阻(R1)和所述電阻(R2)之間的所述電壓(V_A)加載在所述三極管(Q1)的基極與所述三極管(Q2)的基極上。

3.如權利要求2所述的欠壓保護電路，其中所述三極管(Q1)的發射極面積和所述三極管(Q2)的發射極面積之比為n。

4.如權利要求2或3所述的欠壓保護電路，其中所述三極管(Q1)和所述三極管(Q2)皆為NPN型三極管。

5.如權利要求4所述的欠壓保護電路，其中所述第一電流鏡電路包括PMOS管(MP1)、PMOS管(MP2)和PMOS管(MP3)，所述PMOS管(MP1)的源極、所述PMOS管(MP2)的源極和所述PMOS管(MP3)的源極皆連接到所述電源(VDD)；所述PMOS管(MP1)的漏極連接到所述三極管(Q1)的集電極，所述PMOS管(MP2)的漏極連接到所述三極管(Q2)的集電極。

6.如權利要求5所述的欠壓保護電路，其中所述PMOS管(MP1)的柵極與漏極相連。

7.如權利要求6所述的欠壓保護電路，其中所述第二電流鏡電路包括NMOS管(MN2)、NMOS管(MN3)和NMOS管(MN4)，所述NMOS管(MN2)的源極、所述NMOS管(MN3)的源極和所述NMOS管(MN4)的源極皆接地；所述NMOS管(MN2)的漏極與所述PMOS管(MP3)的漏極相連；所述NMOS管(MN3)的漏極與所述PMOS管(MP5)的源極相連。

8.如權利要求7所述的欠壓保護電路，其中所述NMOS管(MN2)的柵極與漏極相連。

9.如權利要求8所述的欠壓保護電路，其中所述PMOS管(MP5)的源極經過所述第一反相器和第二反相器連接到NMOS管(MN5)的柵極，所述NMOS管(MN5)的源極與所述NMOS管(MN4)的漏極相連。