[實用新型]具有并行接口的時鐘控制電路有效
| 申請?zhí)枺?/td> | 201220671455.2 | 申請日： | 2012-12-09 |
| 公開（公告）號： | CN203054505U | 公開（公告）日： | 2013-07-10 |
| 發(fā)明（設計）人： | 文涵靈 | 申請（專利權）人： | 成都卓程科技有限公司 |
| 主分類號： | G05B19/042 | 分類號： | G05B19/042 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 610000 四川省成都市*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 具有 并行 接口 時鐘 控制電路 | ||
1.具有并行接口的時鐘控制電路，其特征在于：包括由時鐘芯片以及微控制器組成的時鐘控制電路，所述的時鐘芯片為與微控制器相連的計時芯片，在所述的微控制器上設有數(shù)碼顯示電路、按鍵輸入電路。
2.根據(jù)權利要求1所述的具有并行接口的時鐘控制電路，其特征在于：在所述的微控制器上還設有揚聲器電路。
3.根據(jù)權利要求2所述的具有并行接口的時鐘控制電路，其特征在于：在所述的微控制器上設有并行接口，所述的時鐘芯片通過并行接口連接在微控制器上。
4.根據(jù)權利要求3所述的具有并行接口的時鐘控制電路，其特征在于：所述的并行接口包括定義于微控制器管腳上的WR、RD、P2.6、P0.0～P0.7、RESET引腳，所述的時鐘芯片通過WR、RD、P2.6、P0.0～P0.7、RESET引腳與微控制器相連。
5.根據(jù)權利要求4所述的具有并行接口的時鐘控制電路，其特征在于：在所述的時鐘芯片的管腳上定義有R/W、DS、CS、AD0～AD7、RESET1引腳，所述的R/W、DS、CS、AD0～AD7、RESET1引腳依次與微控制器的WR、RD、P2.6、P0.0～P0.7、RESET引腳相連接。
6.根據(jù)權利要求5所述的具有并行接口的時鐘控制電路，其特征在于：所述的微控制器為AT89S51。
7.根據(jù)權利要求6所述的具有并行接口的時鐘控制電路，其特征在于：所述的時鐘芯片為DS12887。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于成都卓程科技有限公司，未經成都卓程科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201220671455.2/1.html，轉載請聲明來源鉆瓜專利網。
