[實用新型]基于高速收發芯片的10G誤碼測試儀有效
| 申請號: | 201220655612.0 | 申請日: | 2012-12-03 |
| 公開(公告)號: | CN203014839U | 公開(公告)日: | 2013-06-19 |
| 發明(設計)人: | 張品華;鄧飛 | 申請(專利權)人: | 深圳市國揚通信股份有限公司 |
| 主分類號: | H04L12/26 | 分類號: | H04L12/26 |
| 代理公司: | 深圳市世紀恒程知識產權代理事務所 44287 | 代理人: | 胡海國 |
| 地址: | 518000 廣東省深圳市南山區南海*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 高速 收發 芯片 10 測試儀 | ||
技術領域
本實用新型涉及數字通信系統的技術領域,尤其涉及一種基于高速收發芯片的10G誤碼測試儀。
背景技術
誤碼測試儀是數字通信中最重要、最基本的測試儀器,主要用于測試數字通信信號的傳輸質量,其主要測試參數包括誤碼、告警等,其廣泛應用于數字通信設備的研制、生產、維修和計量測試,還可應用于數字通信網絡的施工、開通驗收和維護測試。
國內現有的誤碼測試儀最高速率為10Gbps,大多采用FPGA方式實現誤碼測試。由于FPGA一般規模較大,功耗也相對較高,對電源需求也相對高。因此,基于FPGA的誤碼測試儀小型化難度很高。
實用新型內容
本實用新型的主要目的是提出一種基于高速收發芯片的10G誤碼測試儀,旨在提高誤碼測試儀的信號處理速度和測試性能,而且實現誤碼測試儀的小型化和集成化,降低成本和功耗。
為了達到上述目的,本實用新型提出一種基于高速收發芯片的10G誤碼測試儀,該基于高速收發芯片的10G誤碼測試儀與被測設備連接,包括用于產生偽隨機碼序列并能檢測誤碼的高速收發芯片、用于提供參考時鐘的時鐘源、用于控制各功能模塊正常工作并根據各功能模塊的狀態發出相應信息的控制模塊、用于控制所述高速收發芯片測試誤碼率并顯示測試結果的上位機以及用于連接所述控制模塊和所述上位機的USB/I2C協議轉換模塊;其中:
所述高速收發芯片的碼型產生端與所述被測設備的接收端連接,所述高速收發芯片的誤碼檢測端與所述被測設備的發射端連接,所述高速收發芯片的時鐘端與所述時鐘源連接,所述高速收發芯片的控制端與所述控制模塊的I/O口連接,所述控制模塊的輸出端與所述USB/I2C協議轉換模塊的輸入端連接,所述USB/I2C協議轉換模塊的輸出端與上位機的USB口連接。
優選地,所述時鐘源為SI514晶體振蕩器。
優選地,所述高速收發芯片為PHY1066芯片。
優選地,所述高速收發芯片包括碼型產生模塊和誤碼檢測模塊;其中:
所述碼型產生模塊的發射端作為所述高速收發芯片的碼型產生端,與所述被測設備的接收端連接;所述誤碼檢測模塊的接收端作為所述高速收發芯片的碼型檢測端,與所述被測設備的發射端連接。
優選地,所述控制模塊為ADuC7020單片機。
優選地,所述USB/I2C協議轉換模塊為CP2112模塊。
優選地,所述上位機為PC機。
本實用新型提出的基于高速收發芯片的10G誤碼測試儀,通過采用PHY1066芯片中的碼型產生模塊產生偽隨機碼序列,誤碼檢測模塊進行誤碼統計,并計算誤碼率,通過ADuC7020單片機控制各模塊的正常工作,根據各模塊的狀態,發出誤碼事件、狀態告警、故障提示等信息,ADuC7020單片機通過CP2112模塊的接口轉換處理,與PC機進行數據交換,PC機顯示測試結果,實現誤碼測試。本實用新型基于高速收發芯片的10G誤碼測試儀的測試速率達到10Gbps,可以測試高速光電信號。同時,與現有的誤碼測試儀相比,本實用新型提出的基于高速收發芯片的10G誤碼測試儀提高了誤碼測試儀的信號處理速度和測試性能,降低了測試過程中出現的故障或測試不準確等問題,實現誤碼測試儀的小型化和集成化,降低成本和功耗。
附圖說明
圖1為本實用新型基于高速收發芯片的10G誤碼測試儀較佳實施例的模塊結構示意圖;
圖2為本實用新型基于高速收發芯片的10G誤碼測試儀較佳實施例的主要單元模塊結構示意圖。
本實用新型目的的實現、功能特點及優點將結合實施例,參照附圖做進一步說明。
具體實施方式
以下結合說明書附圖及具體實施例進一步說明本實用新型的技術方案。應當理解,此處所描述的具體實施例僅僅用以解釋本實用新型,并不用于限定本實用新型。
參照圖1,圖1為本實用新型基于高速收發芯片的10G誤碼測試儀較佳實施例的模塊結構示意圖。
本實用新型實施例中,基于高速收發芯片的10G誤碼測試儀,與被測設備10連接,包括高速收發芯片20、時鐘源30、控制模塊40、USB/I2C協議轉換模塊50和上位機60。
在本實施例中,高速收發芯片20用于產生偽隨機碼序列并能檢測誤碼,時鐘源30用于提供參考時鐘,作為高速收發芯片20的參考時鐘,控制模塊40用于控制各功能模塊正常工作并根據各功能模塊的狀態發出相應信息,上位機60用于控制高速收發芯片20測試誤碼率并顯示測試結果,USB/I2C協議轉換模塊50用于連接控制模塊40和上位機60。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳市國揚通信股份有限公司,未經深圳市國揚通信股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201220655612.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:微電腦智能電機啟動箱
- 下一篇:一種電力架空穿孔式PVC穿線套管





