[實用新型]基于FPGA的數字電源

有效

• 申請號: 201220610770.4
• 申請日: 2012-11-19
• 公開（公告）號: CN202978706U
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 陳偉;張琳
• 申請（專利權）人: 中傲智能科技（蘇州）有限公司
• 主分類號: H02M3/156
• 分類號: H02M3/156
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 范晴

技術領域

本實用新型涉及一種數字電源，具體涉及一種基于FPGA的DC/DC數字電源。

背景技術

目前市場上的數字電源通常采用FPGA與DSP一起實現電源系統的管理。DSP具有軟件的靈活性，主要用來完成數據采集、控制算法的運算和監控通信等功能，而FPGA?具有硬件集成度高，高可靠性，高速以及強大的并行處理能力，用于高精度DPWM?的輸出?；驹硎牵耗缔D換A/D?采樣單元將采集的電源電壓信號轉化為數字信號，送入DSP?主處理器，與給定的電源數字量進行比較得到誤差量，通過PID?算法調整數據，輸出調整量，然后送給FPGA?處理，調節DPWM，從而調整電源的輸出。

不過在實際設計中，算法的實現不論使用DSP還是FPGA，其復雜程度都差不多。在FPGA中，每一任務都分配有自己的資源，獨立運行，使得數據吞吐量大大提高。另外，FPGA可以根據任務需求來分配資源，按照邏輯功能來分解任務，這有助于定義好任務之間的接口，大大消除了任務之間意外的相互影響。由于每一任務都能互不干涉地連續運行，對存儲器的要求大大低于DSP，而DSP必須以批處理的方來緩沖數據和程序。由于FPGA?在整個器件中分配存儲器資源，每一任務幾乎都永久分配了所需的專用存儲資源。

實用新型內容

本實用新型目的在于提供一種基于FPGA的數字電源，其可通過FPGA電路調節開關電源功率級電路中開關器件的導通時間，從而使開關電源的輸出保持恒定，并且實現了任務之間的高度隔離。避免對其中一個任務的修改而導致另一任務異常行為的發生，另外，FPGA相比DSP具有更快的系統響應速度，所以基于FPGA進行設計的數字電源更具有優勢。

為了解決現有技術中的這些問題，本實用新型提供的技術方案是：

一種基于FPGA的數字電源，所述數字電源包括開關電源功率級電路和數字控制管理單元兩部分，所述數字控制管理單元包括ADC電路（即AD轉換電路）、FPGA電路，所述數字電源通過開關電源功率級電路輸出恒定電壓，所述ADC電路采集開關電源功率級電路的輸出電壓數據并將采集得到的數據發送至FPGA電路，所述FPGA電路比較實時輸出電壓與期望輸出電壓，根據電壓比較結果所述FPGA電路輸出控制指令調節開關電源功率級電路中開關器件的導通器件，使開關電源功率級電路保持恒定的輸出。

對于上述技術方案，實用新型人還有進一步的優化實施方案。

作為優化，所述FPGA電路用于比較實時輸出電壓與期望輸出電壓，將比較的差值通過PID算法得到一個調整量，再通過控制調節開關電源功率級電路中開關器件的導通器件使得開關電源功率級電路的輸出電壓為期望輸出電壓。

作為優化，所述開關電源功率級電路為基于數字電源模塊的DC/DC?BUCK傳動模塊。

更進一步，所述數字電源模塊為PTD08A210W模塊，所述PTD08A210W模塊的PWM端為開關信號同步輸入端，可由FPGA電路直接驅動，FPGA電路輸出經過PID調節的PWM信號，所述FPGA電路通過PWM端將PWM信號輸入到PTD08A210W模塊，然后PTD08A210W模塊塊根據PWM信號控制開關管的導通與關閉，從而使電源系統輸出穩定的電壓。

相對于現有技術中的方案，本實用新型的優點是：

本實用新型所描述的數字電源通過開關電源功率級電路輸出電壓，采用高速并口的ADC電路采集（高采樣率可滿足系統設計要求）上述開關電源功率級電路的輸出電壓信息并發送至FPGA電路，而FPGA電路則根據返回的輸出電壓信息與其內部設定的期望輸出電壓相比較，將比較的差值通過PID算法得到一個調整量，如與期望輸出電壓值存在偏差，則根據偏差值由FPGA電路輸出相應控制指令，控制開關電源功率級電路中開關管的導通與關閉，從而改變開關電源功率級電路的輸出電壓，使之輸出與期望電壓值之間差值更小更為穩定的電壓。

附圖說明

下面結合附圖及實施例對本實用新型作進一步描述：

圖1為本實用新型實施例的結構原理框圖；

圖2為本實用新型實施例中開關電源功率級電路的電路原理圖。

具體實施方式

以下結合具體實施例對上述方案做進一步說明。應理解，這些實施例是用于說明本實用新型而不限于限制本實用新型的范圍。實施例中采用的實施條件可以根據具體廠家的條件做進一步調整，未注明的實施條件通常為常規實驗中的條件。

實施例：