[實用新型]ESD保護網絡電路

有效

• 申請號: 201220605826.7
• 申請日: 2012-11-16
• 公開（公告）號: CN202917963U
• 公開（公告）日: 2013-05-01
• 發明（設計）人: 馬和良
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: H02H9/00
• 分類號: H02H9/00;H02H9/04
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及ESD（靜電放電）保護領域，特別是涉及一種集成電路中ESD保護網絡電路。

背景技術

近些年隨著集成電路工藝的快速發展，MOS管的線寬越來越窄，結深越來越淺，柵氧層的厚度也越來越薄，這些都加速了電路設計對ESD的需求。當線寬為1μm時，ESD事件對電路的影響很小，當進入0.18μm、0.13μm時代，尤其是90納米以下時代，ESD成為了刻不容緩的問題。在實際的生產和應用中，也存在大量因ESD原因失效的樣品。因此增強芯片的ESD性能是需要的。

通用的ESD分為HBM（Human?body?model人體模式）模式，MM（machine?model機器模式）模式和CDM（Charged?device?model帶電模式）模式。HBM和MM模式是外部對芯片進行放電，僅僅依靠輸入輸出端口的ESD保護電路是遠遠不夠的，還需要在電源和地之間加ESD保護電路（電源鉗位ESD電路），從而能夠更加快速的泄放電流，以保證整個芯片的ESD性能。

參見圖1所示，現有的ESD保護電路中，每個輸入/輸出焊盤（I/O?pad）處有上拉和下拉二極管保護電路，如圖1中分別由PMOS晶體管M1和NMOS晶體管M2，PMOS晶體管M3和NMOS晶體管M4，PMOS晶體管M5和NMOS晶體管M6組成的上拉和下拉二極管保護電路；在電源電壓VDD和地GND之間會有一個或者多個電源鉗位結構的ESD保護電路（電源鉗位ESD電路），如圖1中由PMOS晶體管M5、NMOS晶體管M6、電阻R1、電容C1、反相器INV1和泄流管M7（NMOS晶體管）組成的電源鉗位ESD電路。當發生ESD事件時（即檢測到ESD脈沖），一小部分ESD電流從上拉或者下拉二極管流出，另外大部分電流通過電源鉗位ESD電路泄放，從而起到ESD保護作用。

芯片的ESD性能與電源鉗位ESD電路關系很大，電源鉗位ESD電路個數越多，ESD性能就會越好；電源鉗位ESD電路中泄放管的尺寸越大，ESD性能也越好；由于發生ESD事件時，電流都是安培量級的，電源鉗位ESD電路中泄放管的尺寸都較大，電源鉗位ESD電路中的電阻和電容也都具有很大的尺寸；電源鉗位ESD電路數量增加，必然會導致芯片面積增加。

實用新型內容

本實用新型要解決的技術問題是提供一種ESD保護網絡電路，能夠在基本不增加芯片面積的基礎上有效提高芯片的ESD性能。

為解決上述技術問題，本實用新型的ESD保護網絡電路，包括：多個電源鉗位ESD電路，在每個I/O?pad處設置一個電源鉗位ESD電路。

本實用新型的ESD保護網絡電路從整體布局，能夠更快的泄放ESD電流，形成一個較好的ESD防護網絡，在不額外犧牲芯片面積的情況下，能最大限度的提高芯片ESD性能。

附圖說明

下面結合附圖與具體實施方式對本實用新型作進一步詳細的說明：

圖1是現有的ESD保護電路原理圖；

圖2是所述ESD保護網絡電路原理圖。

具體實施方式

參見圖2所示，所述ESD保護網絡電路，包括三個電源鉗位ESD電路和一檢測電路。電源鉗位ESD電路的個數取決于芯片的實際焊盤（pad）數量，在本實施例中，以3個電源鉗位ESD電路為例進行說明。

每個電源鉗位ESD電路的結構都是一樣的。在每個I/O?pad處設置一個電源鉗位ESD電路。

第一電源鉗位ESD電路包括PMOS管M8，NMOS管M9，第二反相器INV2，電容C2，NMOS管M10。PMOS管M8的柵極和源極與電源電壓VDD相連接，形成上拉二極管，其漏極與NMOS管M9的漏極相連接；NMOS管M9的柵極和源極與地GND相連接，形成下拉二極管。

第二反相器INV2是驅動電路，其輸入端與電容C2的一端相連接，其輸出端與NMOS管M10的柵極相連接；NMOS管M10的漏極與電源電壓VDD相連接；NMOS管M10的源極和電容C2的另一端接地GND。

第二電源鉗位ESD電路包括PMOS管M11，NMOS管M12，第三反相器INV3，電容C3，NMOS管M13。

第三電源鉗位ESD電路包括PMOS管M14，NMOS管M15，第四反相器INV4，電容C4，NMOS管M16。

第二電源鉗位ESD電路和第三電源鉗位ESD電路的結構與第一電源鉗位ESD電路結構相同，在此不再贅述。