[實用新型]一種CMMB解調器時域同步電路結構

有效

• 申請號: 201220593812.8
• 申請日: 2012-11-12
• 公開（公告）號: CN202998164U
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 白楊;付晶瑋
• 申請（專利權）人: 德爾福電子（蘇州）有限公司
• 主分類號: H04L25/03
• 分類號: H04L25/03;H04L27/00
• 代理公司: 上海科盛知識產權代理有限公司 31225
• 代理人: 趙繼明

1.一種CMMB解調器時域同步電路結構，其特征在于，包括數字前端、計數器、乒乓緩存器、同步幀位置及頻偏邏輯電路和FFT邏輯電路，所述的數字前端、計數器、乒乓緩存器、同步幀位置及頻偏邏輯電路和FFT邏輯電路依次連接，所述的同步幀位置及頻偏邏輯電路與計數器連接，所述的FFT邏輯電路分別連接計數器和乒乓緩存器。?

2.根據權利要求1所述的一種CMMB解調器時域同步電路結構，其特征在于，所述的同步幀位置及頻偏邏輯電路包括第一自相關邏輯單元、同步幀位置粗估計邏輯單元、SNR粗估計邏輯單元、小數頻偏粗估計邏輯單元、互相關區域估計邏輯單元、提取同步幀邏輯單元、第一頻偏補償邏輯單元、第二頻偏補償邏輯單元、本地同步信號緩存器、掃頻范圍估計邏輯單元、互相關邏輯單元、掃頻邏輯單元、整數頻偏估計邏輯單元和同步幀準確位置邏輯單元，所述的第一自相關邏輯單元的輸入端與乒乓緩存器連接，輸出端分別連接同步幀位置粗估計邏輯單元、SNR粗估計邏輯單元和小數頻偏粗估計邏輯單元，所述的互相關區域估計邏輯單元的輸入端分別連接同步幀位置粗估計邏輯單元和SNR粗估計邏輯單元，輸出端與提取同步幀邏輯單元連接，所述的小數頻偏粗估計邏輯單元分別連接第一頻偏補償邏輯單元和第二頻偏補償邏輯單元，所述的第一頻偏補償邏輯單元與提取同步幀邏輯單元連接，所述的第二頻偏補償邏輯單元連接整數頻偏估計邏輯單元，所述的提取同步幀邏輯單元分別連接乒乓緩存器和互相關邏輯單元，所述的本地同步信號緩存器依次連接掃頻邏輯單元和互相關邏輯單元，所述的掃頻范圍估計邏輯單元分別連接SNR粗估計邏輯單元和掃頻邏輯單元，所述的互相關邏輯單元分別連接整數頻偏估計邏輯單元和同步幀準確位置邏輯單元，所述的同步幀準確位置邏輯單元與計數器連接。?

3.根據權利要求2所述的一種CMMB解調器時域同步電路結構，其特征在于，所述的FFT邏輯電路包括FFT長度及循環前綴讀取邏輯單元、第二自相關邏輯單元、FFT幀頭位置估計邏輯單元、SNR估計調整邏輯單元、小數頻偏估計修正邏輯單元、第三頻偏補償邏輯單元和FFT長度緩存單元，所述的FFT長度及循環前綴讀取邏輯單元分別連接乒乓緩存器、第二頻偏補償邏輯單元、第二自相關邏?輯單元、FFT幀頭位置估計邏輯單元、第三頻偏補償邏輯單元和FFT長度緩存單元，所述的第二自相關邏輯單元分別連接FFT幀頭位置估計邏輯單元、SNR估計調整邏輯單元和小數頻偏估計修正邏輯單元，所述的小數頻偏估計修正邏輯單元與第三頻偏補償邏輯單元連接。?

4.根據權利要求1所述的一種CMMB解調器時域同步電路結構，其特征在于，還包括TxID處理邏輯電路，所述的TxID處理邏輯電路與乒乓緩存器連接。?

5.根據權利要求1所述的一種CMMB解調器時域同步電路結構，其特征在于，所述的乒乓緩存器包括計數器數據子緩存器和實時處理數據子緩存器。?