[實用新型]并行操作邏輯運算及其控制器

有效

• 申請號: 201220586886.9
• 申請日: 2012-11-08
• 公開（公告）號: CN202948438U
• 公開（公告）日: 2013-05-22
• 發明（設計）人: 李克儉;蔡啟仲;覃永新;張煒;余玲;蔣玉新;周曙光
• 申請（專利權）人: 廣西工學院
• 主分類號: G06F9/38
• 分類號: G06F9/38;G05B19/05
• 代理公司: 柳州市榮久專利商標事務所(普通合伙) 45113
• 代理人: 張榮玖

技術領域

本實用新型涉及一種并行操作邏輯運算及其控制器，尤其涉及一種基于采用FPGA并行操作電路硬連接的PLC邏輯運算控制器操作控制電路及其時序控制方法的并行操作邏輯運算及其控制器。

背景技術

邏輯運算是每一種CPU所具有的功能，ARM微處理器也是如此，但ARM微處理器的邏輯運算是字與字之間按位邏輯運算，沒有直接位與位之間的邏輯運算命令，以及沒有位處理命令；對于具有位處理功能的微處理器，比如以8051為內核的系列單片機，AVR系列單片機，設計有位處理器實現位邏輯運算，在位處理器中設置一個位單元為位累加器，位邏輯運算操作都是一個位單元內容與另一個位單元內容進行邏輯操作，位累加器作為目的操作數位單元，或源操作數位單元，所以2個位單元內容進行邏輯操作運算時，首先需要將一個位單元的內容傳輸給位累加器，然后再進行位邏輯運算；而且每次只能夠執行2個位單元內容的邏輯運算；小型可編程控制器（PLC）是以位邏輯運算命令為主的控制裝置，如果應用AVR系列單片機或以8051為內核的系列單片機作為小型PLC的控制核心芯片，執行小型PLC用戶程序時，執行一條邏輯運算命令需要進行一次判斷操作碼，然后根據操作碼的操作功能調用一次對應的邏輯運算子程序，運算結果存放在位累加器中，直到執行輸出類命令；如果應用ARM微處理器作為小型PLC的控制核心芯片，處理過程更為復雜；每一條邏輯操作命令的執行需要判斷一次操作碼和調用一次子程序的過程，影響了命令的執行速度；而應用FPGA設計小型PLC時，將邏輯運算器作為PLC系統CPU的一個部分，PLC系統控制器按照邏輯運算命令要求發送參與操作的位信息，如果運算結果是下一條邏輯運算命令結果，則運算結果返回邏輯運算器一個輸入端的暫存器中，否則將運算結果傳輸至該運算結果所對應的位單元中，沒有充分應用FPGA并行操作的特點。

發明內容

本實用新型的目的在于提供一種能夠自主完成PLC邏輯命令所要求功能的并行操作邏輯運算及其控制器；該并行操作邏輯運算及其控制器應用FPGA設計硬連接控制電路，在系統WR作用下存儲命令和多操作位，并在內部時序脈沖控制下自主完成命令的操作；同時充分應用FPGA的并行操作處理功能，實現邏輯命令操作與PLC用戶程序執行過程的并行操作。

解決上述技術問題的技術方案是：一種并行操作邏輯運算及其控制器，包括命令譯碼與操作位存儲模塊、脈沖分配器模塊、多操作位邏輯運算控制模塊、雙操作位邏輯運算控制模塊、時序控制模塊、先進后出位單元堆棧和輸出控制器；

所述命令譯碼與操作位存儲模塊分別與脈沖分配器模塊、多操作位邏輯運算控制模塊、雙操作位邏輯運算控制模塊、時序控制模塊、先進后出位單元堆棧和輸出控制器連接；

所述脈沖分配器模塊還與雙操作位邏輯運算控制模塊、時序控制模塊和輸出控制器連接；

所述多操作位邏輯運算控制模塊還與先進后出位單元堆棧連接；

所述雙操作位邏輯運算控制模塊還與先進后出位單元堆棧連接；

所述時序控制模塊還與先進后出位單元堆棧和輸出控制器連接；

所述先進后出位單元堆棧還與輸出控制器連接；

所述命令譯碼與操作位存儲模塊在系統WR信號的作用下，存儲6位命令字（D_m-1-D_n）經譯碼輸出命令信號，存儲參與邏輯運算的n位（D_n-1-D₀）多操作位并予以輸出，向脈沖分配器模塊發出啟動脈沖；所述命令譯碼與操作位存儲模塊被復位時，所有命令輸出端為“0”；

所述脈沖分配器模塊作為并行操作邏輯運算及其控制器的內部時序脈沖發生器，輸出脈沖①，脈沖②，脈沖③和脈沖④，為時序控制模塊、雙操作位邏輯運算控制模塊和輸出控制器提供時序控制信號；

所述多操作位邏輯運算控制模塊根據命令譯碼與操作位存儲模塊輸出的邏輯命令，選擇參與運算的操作位，實施有效位最多為n位（D_n-1-D₀）的多操作位和操作位的位邏輯的與運算和或運算；輸出邏輯運算的結果；

所述雙操作位邏輯運算控制模塊在執行ANB命令和ORB命令時，在脈沖②的作用下，鎖存器鎖存來自先進后出位單元堆棧輸出的位信息作為操作位1，操作位2也來自先進后出位單元堆棧輸出的位信息；輸出邏輯運算的結果；

所述時序控制模塊根據命令譯碼與操作位存儲模塊輸出的命令，按照脈沖分配器模塊輸出的時序信號，控制先進后出位單元堆棧的位信息的壓棧和出棧的操作；向輸出控制器輸出控制脈沖；