[實(shí)用新型]氧化鋅避雷器帶電測試抗干擾裝置

有效

• 申請?zhí)枺?/td>: 201220568251.6
• 申請日: 2012-11-01
• 公開（公告）號: CN202975181U
• 公開（公告）日: 2013-06-05
• 發(fā)明（設(shè)計(jì)）人: 高樹功;劉云濤;劉興元;雷東;沈映;郭濤;王亮;戴兵;竇佳
• 申請（專利權(quán)）人: 云南電網(wǎng)公司紅河供電局;武漢新電電氣技術(shù)有限責(zé)任公司
• 主分類號: G01R31/00
• 分類號: G01R31/00;G01D3/028
• 代理公司: 武漢開元知識產(chǎn)權(quán)代理有限公司 42104
• 代理人: 王和平;余麗霞

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種用于消除氧化鋅避雷器帶電測試中的干擾、并提供準(zhǔn)確測試結(jié)果的氧化鋅避雷器帶電測試抗干擾裝置。

背景技術(shù)

對氧化鋅避雷器進(jìn)行帶電測試能了解其實(shí)際運(yùn)行狀態(tài)，以判定其保障電網(wǎng)安全的能力。氧化鋅避雷器帶電測試主要測量氧化鋅避雷器的全電流、阻性電流、容性電流等等。但氧化鋅避雷器周圍的工作空間中常存在其它的帶電導(dǎo)體，特別是在變電站這種導(dǎo)體相對密集的地方，導(dǎo)體之間電磁場的作用會在測試氧化鋅避雷器時(shí)產(chǎn)生干擾電流，使得測得的數(shù)據(jù)不準(zhǔn)確，所以必須消除氧化鋅避雷器帶電測試中出現(xiàn)的干擾電流。

現(xiàn)有技術(shù)中的氧化鋅避雷器的帶電測試，普遍采用定量補(bǔ)償?shù)姆椒ㄏ蓴_，即直接加入相間干擾角進(jìn)行補(bǔ)償，如測量A相時(shí)，增加（2～5°）的補(bǔ)償干擾角，而測量C相時(shí)，增加（-2～-5°）的補(bǔ)償干擾角，此法將現(xiàn)場情況過度簡單模擬，無法保證補(bǔ)償后測量值的準(zhǔn)確性。

發(fā)明內(nèi)容

本實(shí)用新型的目的是為了克服上述缺陷，提供一種消除氧化鋅避雷器帶電測試中的干擾，提供準(zhǔn)確的氧化鋅避雷器帶電測試數(shù)據(jù)的氧化鋅避雷器帶電測試抗干擾裝置。

為實(shí)現(xiàn)上述目的，本實(shí)用新型設(shè)計(jì)的氧化鋅避雷器帶電測試抗干擾裝置，包括存儲單元、計(jì)算單元，以及輸出單元，其特征在于：還包括避雷器尺寸輸入單元、避雷器及周圍導(dǎo)體空間坐標(biāo)輸入單元、導(dǎo)體運(yùn)行電壓輸入單元和避雷器帶電測試數(shù)據(jù)輸入單元，所述避雷器尺寸輸入單元、避雷器及周圍導(dǎo)體空間坐標(biāo)輸入單元、導(dǎo)體運(yùn)行電壓輸入單元和避雷器帶電測試數(shù)據(jù)輸入單元的輸出端均與所述存儲單元輸入端連接，所述存儲單元和計(jì)算單元雙向連接，所述計(jì)算單元的輸出端與所述輸出單元的輸入端連接。

所述存儲單元包括FPGA模塊、EPROM模塊和SDRAM模塊，所述EPROM模塊和SDRAM模塊均與所述FPGA模塊連接。

所述避雷器尺寸輸入單元、避雷器及周圍導(dǎo)體空間坐標(biāo)輸入單元、導(dǎo)體運(yùn)行電壓輸入單元和避雷器帶電測試數(shù)據(jù)輸入單元均為觸摸屏。

所述計(jì)算單元為51系列單片機(jī)。

所述輸出單元包括液晶屏和打印機(jī)。

本實(shí)用新型仿真計(jì)算氧化鋅避雷器的運(yùn)行環(huán)境，能夠全面反映氧化鋅避雷器帶電測試中的干擾情況，將氧化鋅避雷器實(shí)際帶電測試數(shù)據(jù)、干擾電流幅值和相位以修正帶電測試數(shù)據(jù)作為參考值，計(jì)算出修正的帶電測試數(shù)據(jù)，顯著提高了氧化鋅避雷器帶電測試精度，滿足電力系統(tǒng)智能化發(fā)展的需要。

附圖說明

圖1是本實(shí)用新型原理框圖；

圖2是本實(shí)用新型氧化鋅避雷器及周圍導(dǎo)體數(shù)學(xué)模型圖（以存在1個(gè)導(dǎo)體為例）；

圖3是本實(shí)用新型的存儲單元結(jié)構(gòu)框圖；

圖中：1存儲單元；11—FPGA模塊；12—EPROM模塊；13—SDRAM模塊；21—避雷器尺寸輸入單元；22—避雷器及周圍導(dǎo)體空間坐標(biāo)輸入單元；23—導(dǎo)體運(yùn)行電壓輸入單元；3—計(jì)算單元；4—輸出單元。

具體實(shí)施方式

以下結(jié)合附圖和具體實(shí)施例對本實(shí)用新型作進(jìn)一步的詳細(xì)描述：

如圖1所示的氧化鋅避雷器帶電測試抗干擾裝置，包括避雷器尺寸輸入單元21、避雷器及周圍導(dǎo)體空間坐標(biāo)輸入單元22、導(dǎo)體運(yùn)行電壓輸入單元23、避雷器帶電測試數(shù)據(jù)輸入單元24、存儲單元1、計(jì)算單元3，以及輸出單元4，避雷器尺寸輸入單元21、避雷器及周圍導(dǎo)體空間坐標(biāo)輸入單元22、導(dǎo)體運(yùn)行電壓輸入單元23和避雷器帶電測試數(shù)據(jù)輸入單元24的輸出端均與存儲單元1輸入端連接，存儲單元1和計(jì)算單元3雙向連接，計(jì)算單元3的輸出端與輸出單元4的輸入端連接。避雷器尺寸輸入單元21、避雷器及周圍導(dǎo)體空間坐標(biāo)輸入單元22、導(dǎo)體運(yùn)行電壓輸入單元23和避雷器帶電測試數(shù)據(jù)輸入單元24均為觸摸屏。存儲單元1包括FPGA模塊11、EPROM模塊12和SDRAM模塊13，EPROM模塊12和SDRAM模塊13均與FPGA模塊11連接，參照圖3，存儲單元1實(shí)現(xiàn)對數(shù)據(jù)的存儲與管理。其中，F(xiàn)PGA模塊11作為控制器，控制數(shù)據(jù)的讀取，或與計(jì)算單元中的CPU協(xié)同控制；EPROM模塊12中固化有專用計(jì)算程序，供計(jì)算單元調(diào)用；SDRAM模塊13作為大容量存儲介質(zhì)，存儲各類數(shù)據(jù)。計(jì)算單元3為51系列單片機(jī)，輸出單元4包括液晶屏和打印機(jī)。