[實用新型]欠壓鎖存電路

有效

• 申請號: 201220485348.0
• 申請日: 2012-09-21
• 公開（公告）號: CN202798616U
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 王曉娟;王紀云;周曉東
• 申請（專利權）人: 鄭州單點科技軟件有限公司
• 主分類號: H03K3/013
• 分類號: H03K3/013
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及一種欠壓鎖存電路。

背景技術

在PC及便攜式電子設備中，一般都具有中央處理芯片、存儲裝置及外圍電路，外接電源突然斷電或電池電壓降低，都會影響到正在處理的工作或數據，因此在電壓出現欠壓的時候需要對電壓進行鎖存。現有的欠壓鎖存電路結構復雜，自身功耗較大，不利于在便攜式電子產品的應用。

實用新型內容

本實用新型的發明目的在于：針對上述存在的問題，提供一種欠壓鎖存電路。

本實用新型采用的技術方案是這樣的：一種欠壓鎖存電路，所述電路包括欠壓鎖存電壓信號輸出端，還包括三只PNP晶體管、三只NPN晶體管、肖特基勢壘二極管以及由電容和電阻并聯構成的RC電路。

所述肖特基勢壘二極管的陽極接地，陰極連接至第一PMOS晶體管的柵極、第二PMOS晶體管的柵極、第一NMOS晶體管的柵極和第二NMOS晶體管的柵極，該陰極還通過RC電路連接至電壓源；欠壓鎖存電壓信號輸出端連接至第二PMOS晶體管的漏極、第一NMOS晶體管的漏極、第三POS晶體管的柵極和第三NMOS晶體管的柵極；所述第一PMOS晶體管的源極連接至電壓源，漏極連接至第二PMOS晶體管的源極和第三PMOS晶體管的源極；所述第二NMOS晶體管的源極接地，漏極連接至第一NMOS晶體管的源極和第三NMOS晶體管的源極；所述第三PMOS晶體管的漏極接地；所述第三NMOS晶體管的漏極連接至電壓源。

在本實用新型上述電路中，所述第一PMOS晶體管、第二PMOS晶體管和第三PMOS晶體管為參數完全相同的PMOS晶體管。

在本實用新型上述電路中，所述第一NMOS晶體管、第二NMOS晶體管和第三NMOS晶體管為參數完全相同的NMOS晶體管。

綜上所述，由于采用了上述技術方案，本實用新型的有益效果是：電路結構簡單，節省成本，自身功耗低。

附圖說明

圖1是本實用新型欠壓鎖存電路的電路原理圖。

具體實施方式

下面結合附圖，對本實用新型作詳細的說明。

為了使本實用新型的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。

如圖1所示，是本實用新型欠壓鎖存電路的電路原理圖。

本實用新型的一種欠壓鎖存電路，該電路包括欠壓鎖存電壓信號輸出端Vout，還包括三只PNP晶體管P1～P3、三只NPN晶體管N1～N3、肖特基勢壘二極管Z1以及由電容C1和電阻R1并聯構成的RC電路。

下面結合附圖1對本實用新型上述的各電子元器件間的連接關系做詳細說明：所述肖特基勢壘二極管Z1的陽極接地GND，陰極連接至第一PMOS晶體管P1的柵極、第二PMOS晶體管P2的柵極、第一NMOS晶體管N1的柵極和第二NMOS晶體管N2的柵極，該陰極還通過RC電路連接至電壓源VDD；欠壓鎖存電壓信號輸出端Vout連接至第二PMOS晶體管P2的漏極、第一NMOS晶體管N1的漏極、第三POS晶體管P3的柵極和第三NMOS晶體管N3的柵極；所述第一PMOS晶體管P1的源極連接至電壓源VDD，漏極連接至第二PMOS晶體管P2的源極和第三PMOS晶體管P3的源極；所述第二NMOS晶體管N2的源極接地GND，漏極連接至第一NMOS晶體管N1的源極和第三NMOS晶體管N3的源極；所述第三PMOS晶體管P3的漏極接地GND；所述第三NMOS晶體管N3的漏極連接至電壓源VDD。

在本實用新型上述電路中，所述第一PMOS晶體管P1、第二PMOS晶體管P2和第三PMOS晶體管P3為參數完全相同的PMOS晶體管。

在本實用新型上述電路中，所述第一NMOS晶體管N1、第二NMOS晶體管N2和第三NMOS晶體管N3為參數完全相同的NMOS晶體管。

以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。