[實用新型]基于FPGA的IRIG-B調制解調器

有效

• 申請號: 201220474195.X
• 申請日: 2012-09-17
• 公開（公告）號: CN202818360U
• 公開（公告）日: 2013-03-20
• 發明（設計）人: 張熀松
• 申請（專利權）人: 南京澳德思電氣有限公司
• 主分類號: H04L27/00
• 分類號: H04L27/00
• 代理公司: 南京瑞弘專利商標事務所(普通合伙) 32249
• 代理人: 徐激波

技術領域

本實用新型是有關于一種IRIG-B調制解調器，且特別是有關于一種基于FPGA的IRIG-B調制解調器。

背景技術

電力行業自動化程度越來越高，保護、通訊、遠動、監控、錄音、直流等設備都需要時間高度統一，便于數據信息的統一、事件時間的統一、事故調查的統一。當前電力故障分析要求中，行波測距與行波保護對時鐘精度的要求已經高達1us。

傳統的IRIG-B調制解調器，是通過對一個長期的測量數據進行統計，建立一個數據模型，使用多片單片機組合成聯合控制系統，補償同步系統的時延。但是單片機的運行速度比較慢，在處理過程中會引入時延較大。

實用新型內容

為了克服現有技術的不足，本實用新型的目的在于提供一種波動小、長期穩定性好的IRIG-B調制解調器。

為達上述目的，本實用新型提出一種基于FPGA的IRIG-B調制解調器，包括電源模塊、全雙工接口、基于FPGA的處理模塊和顯示模塊，全雙工接口、顯示模塊、基于FPGA的處理模塊連接電源模塊，且全雙工接口、顯示模塊還連接基于FPGA的處理模塊。其中，電源模塊為將輸入電源轉化為IRIG-B調制解調器所需的電源，全雙工接口用于對基于FPGA的處理模塊提供輸入信號，基于FPGA的處理模塊用于控制全雙工接口的數據流方向并完成IRIG-B碼編碼與解碼，顯示模塊由基于FPGA的處理模塊的輸出驅動進行顯示。

本實用新型中，基于FPGA的處理模塊包括具有UART通訊模塊的控制器、時間報文解析模塊、IRIG-B編碼模塊、IRIG-B解碼模塊和時間報文編碼模塊，時間報文解析模塊、IRIG-B編碼模塊、IRIG-B編碼模塊和時間報文編碼模塊分別連接控制器的UART通訊模塊，且IRIG-B編碼模塊連接時間報文解析模塊，IRIG-B解碼模塊連接時間報文編碼模塊。

其中，UART通訊模塊用于進行串并轉換，為控制器讀取/輸出報文信息進行數據格式轉換；時間報文解析模塊解析出時間信息，為控制器進行IRIG-B編碼提供年月日時分秒等編碼信息；IRIG-B碼解碼模塊，解析出時間信息，為控制器進行時間報文編碼提供年月日時分秒等編碼信息。進一步，UART通訊模塊包括波特率發生模塊和接收器模塊

本實用新型中，電源模塊包括電源芯片LM1117及TPS55383，輸入為AC85-265V，輸出為3.3V、2.5V、1.2V電源。

本實用新型中，全雙工接口通過快速光耦6N137隔離，采用芯片MAX485，有三個全雙工口，分別為IRIG-B、1PPS、BJT，當IRIG-B調制解調器編碼時1PPS、BJT為輸入，IRIG-B為輸出；當IRIG-B調制解調器解碼時，IRIG-B為輸入，1PPS、BJT為輸出。

本實用新型中，顯示模塊包括芯片SN74ALVC04NSR和發光二極管，有電源指示燈、系統運行指示燈、IRIG-B指示燈、1PPS指示燈、BJT指示燈。

本實用新型的有益效果是：波動小、長期穩定性好、時間精度高和系統靈活性好。且此IRIG-B調制解調器在安裝方式上采用標準DIN安裝方式、安裝方式靈活、擴展方便。

附圖說明

圖1是本實用新型一實施例的基于FPGA的IRIG-B調制解調器的原理框圖。

圖2是圖1中的全雙工接口的原理框圖。

圖3是圖1中的基于FPGA的處理模塊的原理框圖。

圖4是圖3中的UART模塊的原理框圖。

具體實施方式

為讓本實用新型的上述和其它目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。

如圖1所示，基于FPGA的IRIG-B調制解調器，包括電源模塊10、全雙工接口20、基于FPGA的處理模塊30和顯示模塊40，全雙工接口20、顯示模塊40、基于FPGA的處理模塊30連接電源模塊10，且全雙工接口20、顯示模塊40還連接基于FPGA的處理模塊30。

其中，電源模塊10為將輸入電源轉化為IRIG-B調制解調器所需的電源。本實施例中，電源模塊的輸入為AC85-265V，由電源芯片LM1117及TPS55383組成，負責為調制解調器提供3.3V、2.5V.、1.2V電源。