[實(shí)用新型]用于數(shù)據(jù)記錄與回放的裝置及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201220450614.6
• 申請日: 2012-09-05
• 公開（公告）號: CN203071936U
• 公開（公告）日: 2013-07-17
• 發(fā)明（設(shè)計(jì)）人: 張洪群;吳業(yè)煒;韓家瑋;李安;張彧;張國敬
• 申請（專利權(quán)）人: 中國科學(xué)院對地觀測與數(shù)字地球科學(xué)中心;清華大學(xué)
• 主分類號: H04B7/185
• 分類號: H04B7/185;H04L1/00;H04L25/02
• 代理公司: 北京鴻元知識產(chǎn)權(quán)代理有限公司 11327
• 代理人: 林錦輝;許向彤

技術(shù)領(lǐng)域

本實(shí)用新型涉及數(shù)字通信技術(shù)領(lǐng)域，更為具體地，涉及一種對高速數(shù)字信號進(jìn)行記錄和回放的數(shù)據(jù)記錄與回放系統(tǒng)。

背景技術(shù)

在高速數(shù)字通信系統(tǒng)設(shè)計(jì)過程中，為了便于調(diào)試和測試通信系統(tǒng)，需要產(chǎn)生特定的數(shù)據(jù)并且使用該特定數(shù)據(jù)對系統(tǒng)性能進(jìn)行調(diào)試和測試。同時，為了提高實(shí)際測試和系統(tǒng)級聯(lián)調(diào)試時的效率，需要將測試過程中收到的信號先按照要求記錄下來，并在調(diào)試的過程中將所記錄的數(shù)據(jù)文件以電信號的形式按照需要的碼速進(jìn)行回放，以便于在調(diào)試過程中發(fā)現(xiàn)并改正系統(tǒng)中存在的問題。

在遙感和衛(wèi)星通信系統(tǒng)中，數(shù)據(jù)傳輸速率可以在1兆比特每秒（Mbps）到1000Mbps的范圍內(nèi)變化。在一些主流遙感和衛(wèi)星通信系統(tǒng)中，數(shù)據(jù)傳輸速率已經(jīng)達(dá)到100Mbps，甚至是吉比特每秒（Gbps）的量級，例如美國航空航天局和日本宇宙航空研究開發(fā)機(jī)構(gòu)已經(jīng)有多個衛(wèi)星項(xiàng)目實(shí)現(xiàn)了Gbps量級的下行傳輸鏈路，而我國下一代空間衛(wèi)星通信的傳輸速率也將達(dá)到Gbps量級。

為了適配遙感和衛(wèi)星通信系統(tǒng)中的1Mbps到1000Mbps的數(shù)據(jù)速率變化，在目前遙感和衛(wèi)星通信系統(tǒng)所使用的高速數(shù)據(jù)記錄與回放系統(tǒng)中，通常需要設(shè)置手動更改系統(tǒng)。這些手動更改系統(tǒng)導(dǎo)致高速數(shù)據(jù)記錄與回放系統(tǒng)的操作復(fù)雜并且容易出現(xiàn)錯誤。此外，在目前的高速記錄與回放系統(tǒng)中，由于瞬間高速信號的輸入輸出，導(dǎo)致系統(tǒng)產(chǎn)生溢出等不穩(wěn)定情況。

實(shí)用新型內(nèi)容

鑒于上述問題，本實(shí)用新型的一個目的是提供一種數(shù)據(jù)記錄與回放系統(tǒng)，其能夠自適應(yīng)地適配數(shù)據(jù)傳輸速率中的變化。

本實(shí)用新型的另一目的是提供一種用于實(shí)現(xiàn)高速數(shù)據(jù)記錄的裝置。

本實(shí)用新型的另一目的是提供一種用于實(shí)現(xiàn)高速數(shù)據(jù)回放的裝置。

根據(jù)本實(shí)用新型的一個方面，提供一種用于實(shí)現(xiàn)高速數(shù)據(jù)記錄的裝置，包括：信號輸入電路，被配置為接收從外部輸入的基帶信號，并且將所接收的基帶信號轉(zhuǎn)換為數(shù)據(jù)；第一FPGA，與所述信號輸入電路相連并且通過總線與外部記錄裝置相連，被配置為從信號輸入電路接收數(shù)據(jù)，并且將所接收的數(shù)據(jù)持續(xù)輸出到第二FPGA，以及在從第二FPGA接收到數(shù)據(jù)后，將所接收的數(shù)據(jù)通過總線傳輸?shù)酵獠坑涗浹b置中進(jìn)行記錄；第二FPGA，與所述第一FPGA相連，被配置為將從第一FPGA接收的數(shù)據(jù)寫入到第一和第二存儲單元中的一個存儲單元中，同時從另一存儲單元讀取數(shù)據(jù)并緩存在第二FPGA的內(nèi)部緩存中，并且在內(nèi)部緩存所緩存的數(shù)據(jù)的大小達(dá)到第一預(yù)定值時，將內(nèi)部緩存的數(shù)據(jù)傳送到第一FPGA；第一和第二存儲單元，與所述第二FPGA相連，其中所述兩個存儲單元和所述第二FPGA協(xié)作進(jìn)行乒乓緩存操作，其中，所述第一和第二存儲單元的存儲容量大小相等，并且由第一FPGA根據(jù)輸入信號的速率控制第二FPGA來設(shè)定。

在上述方面的一個或多個示例中，所述裝置還可以包括：電平及串并變換單元，用于對從外部輸入的信號進(jìn)行電平及串并變換。

在上述方面的一個或多個示例中，所述裝置還可以包括：總線橋接器，用于實(shí)現(xiàn)第一總線與第二總線間的橋接，其中，所述第一FPGA與總線橋接器通過第一總線相連，以及所述總線橋接器與外部記錄裝置通過第二總線相連。

在上述方面的一個或多個示例中，所述總線橋接器可以是PEX?8311。

根據(jù)本實(shí)用新型的另一方面，提供一種用于實(shí)現(xiàn)高速數(shù)據(jù)回放的裝置，包括：信號輸出電路，用于將所接收的數(shù)據(jù)轉(zhuǎn)換為基帶信號；第三FPGA，與所述信號輸出電路相連并且通過總線與外部記錄裝置相連，被配置為從外部記錄裝置讀取所記錄的數(shù)據(jù)，并將所讀取的數(shù)據(jù)持續(xù)地傳輸?shù)降谒腇PGA，以及在從第四FPGA接收到數(shù)據(jù)后，將所接收的數(shù)據(jù)按照指定速率傳輸?shù)叫盘栞敵鲭娐凡⑥D(zhuǎn)換為基帶信號后進(jìn)行回放；第四FPGA，與所述第三FPGA相連，被配置為將從第三FPGA接收的數(shù)據(jù)寫入到第三和第四存儲單元中的一個內(nèi)存單元中，同時從另一內(nèi)存單元讀取數(shù)據(jù)并緩存在第四FPGA的內(nèi)部緩存中，并且在內(nèi)部緩存所緩存的數(shù)據(jù)的大小達(dá)到第二預(yù)定值時，將內(nèi)部緩存的數(shù)據(jù)傳送到第三FPGA；以及第三和第四存儲單元，與所述第四FPGA相連，其中所述第三和第四存儲單元和所述第四FPGA協(xié)作進(jìn)行乒乓緩存操作。

在上述方面的一個或多個示例中，所述信號輸出電路還可以包括：電平及并串變換單元，用于對從第三FPGA輸出的數(shù)據(jù)進(jìn)行并串及電平變換。

在上述方面的一個或多個示例中，所述裝置還可以包括：總線橋接器，用于實(shí)現(xiàn)第一總線與第二總線間的橋接，其中，所述第三FPGA與總線橋接器通過第一總線相連，以及所述總線橋接器與外部記錄裝置通過第二總線相連。