[實用新型]實時數據壓縮器

有效

• 申請號: 201220427286.8
• 申請日: 2012-08-27
• 公開（公告）號: CN202798677U
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 劉有志;唐新華;羅文理;李志金;諶志東;劉克勤
• 申請（專利權）人: 湖南大唐先一科技有限公司
• 主分類號: H03M7/30
• 分類號: H03M7/30
• 代理公司: 南昌新天下專利商標代理有限公司 36115
• 代理人: 胡山

技術領域

本實用新型涉及信息處理領域，具體為一種實時數據壓縮器。?

背景技術

實時數據庫廣泛應用于電力、電信、鋼鐵、石油化工、裝備制造等領域，主要用于存儲工業生產過程中測量點數據（包括點ID、值、時間戳、點狀態），負責實時數據（當前測量點值）的讀寫和歷史數據（過去的值）讀取，是一種時序數據，它的主要特點是：短時間內數據值相差不大。

對于大容量數據的實時壓縮技術，由于數據量大且壓縮算法復雜，需要硬件配合來提升算法運算速度。目前最廣為采用的硬件實現方法包括：

（1）多FPGA的方案

即通過多個FPGA?(Field?Programmable?Gate?Array，現場可編程門陣列)并行地對數據進行處理，該設計的好處是能夠較好的滿足數據壓縮算法要求，同時存在如下一些弊端：

a）成本居高不下。在很多特殊應用場合，如衛星遙感、高空攝影等，需要采用宇航級或軍品級器件，而這一層次的FPGA的價格遠遠高于DSP?(Digital?Signal?Processor，數字信號處理器)。建立在多FPGA結構體系上的硬件系統，其成本難以降低；

b）單粒子翻轉效應。當高能帶電粒子產生的重離子通過微電子器件時，容易產生電離，發生單粒子翻轉效應，其導致的系統邏輯狀態混亂，可能產生嚴重后果。多FPGA設計中，計算分解為FPGA內部大量基本邏輯門的運算。在空間環境中，這種結構加重了產生的邏輯門翻轉效應的可能。

（2）基于ASIC?(Application?Specific?Intergrated?Circuits，專用集成電路)專用芯片的方案。

在小波數據壓縮方面，主要有AD公司生成的ADV系列芯片，如ADV611/ADV612,?ADV202等，如ADV202采用JPEG2000壓縮算法，支持最高6級的9/7和5/3小波變換，內部包含一個專用的小波引擎，3個嫡編碼器，一個片內存儲系統和一個嵌入式RISC處理器，在可逆模式下，ADV202能以40M?byte/秒的速度處理數據，如果用于不可逆模式，采樣速度可達65Mbyte/秒，滿足PAL/NTSC等多種視頻要求。

從對ADV202的使用來看，附以相應的外部RAM和外圍接口，能獲得良好的數據質量和滿足要求的運算速度。ADV202的缺陷是：

a）只有專業級芯片，沒有軍品級和宇航級，可靠性方面存在隱患；

b）在惡劣的環境中，ADV202的抗輻照性能和抗單粒子翻轉能力都不能提供有力的保證；

c）專業級芯片在嚴格的應用場合，使用前需要進行篩選，目前國內尚沒有此篩選能力。而依托國外進行篩選，有器件封鎖、保密等諸多方面的考慮；

d）自行研制出具有相當性能指標并能滿足宇航要求的ASIC設計周期長，造價昂貴且風險高，成本也非常高。

實用新型內容

本實用新型所解決的技術問題在于提供一種實時數據壓縮器，以解決上述背景技術中提出的問題。

本實用新型所解決的技術問題采用以下技術方案來實現：

實時數據壓縮器，包括基于多個DSP并行結構的數據壓縮處理單元和基于FPGA的設備管理單元；多個DSP以菊花鏈方式串接在一起形成一個JTAG仿真鏈，所述DSP與FPGA之間通過HPI接口、GPIO接口和McBSP串口相連，所述FPGA上連接有JTAG接口仿真器和FLASH程序存儲單元，所述FPGA的數據輸入端通過相連的LVDS接口單元接收數據。

所述FPGA還連接有多片外部數據緩存單元。

與現有技術相比，本實用新型的有益效果是：

本實用新型基于多DSP并行處理結構對大容量數據實時壓縮；其具有如下優點：a)?DSP在數字數據處理領域具有優勢；b)?DSP在數據壓縮算法實現過程中具有獨特的優勢；c)?DSP具有高性能的并行處理能力；d)?DSP成本相對FPGA較低。該壓縮器具有數據處理能力強、并行性能好、可靠性高、易于擴展的優點，可以廣泛應用于實時數據壓縮場合，特別是應用于衛星遙感、高空攝影等圖像輸入碼速率高以及對重建圖像質量、設備可靠性等方面有特殊要求的場合。

附圖說明

圖1是本實用新型的總體結構框圖。

圖2是本實用新型的McBSP結構框圖。

圖3是本實用新型的數據輸出接口電路時序圖。

圖4是本實用新型的數據輸出接口電路。

圖5是本實用新型的多DSP的菊花鏈方式JTAG接口電路。

具體實施方式