[實(shí)用新型]一種自檢測(cè)數(shù)字自動(dòng)增益控制電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201220345397.4
• 申請(qǐng)日: 2012-07-17
• 公開（公告）號(hào): CN202663363U
• 公開（公告）日: 2013-01-09
• 發(fā)明（設(shè)計(jì)）人: 葉靜;馬杰;尹莉
• 申請(qǐng)（專利權(quán)）人: 中科芯集成電路股份有限公司
• 主分類號(hào): H03G3/20
• 分類號(hào): H03G3/20
• 代理公司: 江蘇英特東華律師事務(wù)所 32229
• 代理人: 周曉東

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種自動(dòng)增益控制(automatic?gain?control,?簡稱AGC)方法及電路，特別涉及一種自檢測(cè)數(shù)字自動(dòng)增益控制方法及電路。

背景技術(shù)

自動(dòng)增益控制(AGC)電路是無線通信系統(tǒng)中不可或缺的功能單元，其作用是將輸入信號(hào)的幅度調(diào)節(jié)到后級(jí)電路的適應(yīng)范圍內(nèi)。如圖1所示，數(shù)字AGC電路通常與可變?cè)鲆娣糯笃?variable?gain?amplifier，簡稱VGA)電路、一位模數(shù)變換器(Analog-to-Digital?Converter，簡稱ADC)電路組成環(huán)路系統(tǒng)。數(shù)字AGC電路的功能是計(jì)算AGC輸入信號(hào)（也就是ADC輸出信號(hào)，簡稱MAG或MAG信號(hào)）的幅度，并且與事先設(shè)定的幅度窗口相比較，從而輸出反饋信號(hào)給VGA。

傳統(tǒng)的數(shù)字AGC電路實(shí)現(xiàn)方式往往是通過數(shù)倍于MAG信號(hào)的時(shí)鐘信號(hào)（簡稱CLK）來采樣(如CLK頻率是MAG頻率的4倍左右)，從而在一段時(shí)間內(nèi)(如512個(gè)時(shí)鐘周期)得到MAG信號(hào)處于高電平的時(shí)鐘周期數(shù)M，那么近似計(jì)算出MAG信號(hào)的幅度為M/512，所以容易看出數(shù)字AGC電路受制于CLK頻率；另一個(gè)缺陷是傳統(tǒng)的實(shí)現(xiàn)方式達(dá)到信號(hào)穩(wěn)定時(shí)間較長。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的是實(shí)現(xiàn)快速計(jì)算AGC輸入信號(hào)的幅度，并且通過數(shù)字AGC電路實(shí)現(xiàn)增益控制，從而快速達(dá)到反饋并且使VGA最終穩(wěn)定于期望值的效果，以克服背景技術(shù)中現(xiàn)有技術(shù)的不足。

為了實(shí)現(xiàn)本實(shí)用新型的發(fā)明目的，通過采用如下技術(shù)方案來實(shí)現(xiàn)：

一種自檢測(cè)數(shù)字自動(dòng)增益控制方法，包括以下步驟：

第一步，將AGC輸入信號(hào)通過延遲單元電路和脈沖生成電路生成脈沖CLK_1﹑CLK_2﹑…?CLK_N，通過這些脈沖去觸發(fā)相對(duì)應(yīng)的寄存器Re_1、Re_2、…Re_N來采樣AGC輸入信號(hào)；如果輸入的模擬信號(hào)幅度小于參考電平，AGC輸入信號(hào)一直為低電平，即沒有脈沖生成，那么相對(duì)應(yīng)的觸發(fā)器的輸出為0；

第二步，通過對(duì)AGC輸入信號(hào)的逐級(jí)延遲，獲得相對(duì)應(yīng)的脈沖信號(hào)，延遲由延遲單元電路的結(jié)構(gòu)決定；

第三步，用主時(shí)鐘控制增益的計(jì)算過程，來生成控制電路，向VGA電路反饋AGC輸出信號(hào)。

特別地，所述的延遲單元以及脈沖生成單元主要是由數(shù)字門構(gòu)成，并且需要滿足關(guān)系n?*?d?≤?Ratio?*?T,其中n為延遲單元和脈沖生成單元的個(gè)數(shù)，d為延遲單元的傳輸延遲，T為AGC輸入信號(hào)的周期，?Ratio為高電平脈寬占信號(hào)周期的百分比，其中0＜Ratio≤1。

特別地，數(shù)字AGC電路中設(shè)置了窗口，其中窗口設(shè)置有窗口高值和窗口低值，當(dāng)N值大于窗口高值時(shí)，數(shù)字AGC電路反饋減小AGC輸出信號(hào)，使VGA輸出逐步減小；當(dāng)N值小于窗口低值時(shí)，數(shù)字AGC電路反饋增大AGC輸出信號(hào)，使VGA輸出逐步增大；當(dāng)N值介于兩者之間時(shí)，數(shù)字AGC電路反饋保持AGC輸出信號(hào)，使VGA輸出信號(hào)保持穩(wěn)定。

一種自檢測(cè)數(shù)字自動(dòng)增益控制電路，包括延遲單元電路、脈沖生成電路、寄存器電路、控制電路，其中寄存器電路由寄存器一、組合邏輯單元、寄存器二組成，寄存器一的Q端和寄存器二的D端通過組合邏輯單元連接，寄存器二的Q端連接到控制電路；AGC輸入信號(hào)一路連接寄存器一的D端；AGC輸入信號(hào)另一路通過延遲單元電路和脈沖生成電路生成脈沖，通過這些脈沖去觸發(fā)相對(duì)應(yīng)的寄存器一來采樣AGC輸入信號(hào)，通過組合邏輯單元傳輸給寄存器二，同時(shí)主時(shí)鐘信號(hào)觸發(fā)寄存器二，所得寄存器二的信號(hào)傳輸給控制電路，再由控制電路輸出AGC輸出信號(hào)。

特別地，所述延遲單元電路由N個(gè)延遲單元組成，所述脈沖生成電路由N個(gè)脈沖生成單元組成、所述寄存器電路由N組寄存器一、組合邏輯單元、寄存器二組成，AGC輸入信號(hào)通過延遲單元電路和脈沖生成電路生成脈沖CLK_1﹑CLK_2﹑…?CLK_N，通過這些脈沖去觸發(fā)相對(duì)應(yīng)的寄存器一Re1_1、Re1_2、…Re1_N來采樣AGC輸入信號(hào)，通過組合邏輯單元傳輸給對(duì)應(yīng)的寄存器二Re2_1、Re2_2、…Re2_N，同時(shí)主時(shí)鐘信號(hào)觸發(fā)寄存器二Re2_1、Re2_2、…Re2_N，所得寄存器二的信號(hào)傳輸給控制電路。

特別地，所述延遲單元電路由時(shí)鐘反相器串聯(lián)構(gòu)成。

本實(shí)用新型的有益效果在于：