[實用新型]一種用于寬范圍電源輸入的內(nèi)部供電電路

有效

• 申請?zhí)枺?/td>: 201220248728.2
• 申請日: 2012-05-30
• 公開（公告）號: CN202586753U
• 公開（公告）日: 2012-12-05
• 發(fā)明（設計）人: 王曉飛;夏雪;袁小云
• 申請（專利權(quán)）人: 西安航天民芯科技有限公司
• 主分類號: H02M3/158
• 分類號: H02M3/158;G01R19/165
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種用于寬范圍電源輸入的內(nèi)部供電電路，其特征在于，包括電源電壓判斷單元和產(chǎn)生內(nèi)部供電的Regulator電路，具體為一個電流源，十三個P型MOS管、九個N型MOS管、兩個電容、八個電阻和兩個齊納二極管，其中：

所述電源電壓判斷單元包括六個電阻、四個NMOS管和五個PMOS管，電阻R1、電阻R2與電阻R3是電源VIN的分壓電阻，第一N型MOS管MN1是使能開關(guān)管，第一N型雙極型晶體管N1、第二N型雙極型晶體管N2、第一P型MOS管MP1、第二P型MOS管MP2、電阻R4和電阻R5是電源電壓判斷單元的主體結(jié)構(gòu)，第一N型雙極型晶體管N1與第二N型雙極型晶體管N2為匹配關(guān)系，比例為N∶1，當電源VIN的分壓高于?時，即電源VIN的電壓高于?時，電源電壓判斷單元輸出為高電平，當電源VIN的電壓低于?時，電源電壓判斷單元輸出為低電平；

所述產(chǎn)生內(nèi)部供電的Regulator電路，包括兩個電阻、五個NMOS管、八個PMOS管、兩個齊納二極管和兩個電容，第六P型MOS管MP6、第七P型MOS管MP7與第八P型MOS管MP8是電路中的?電流偏置管，為Regulator電路提供偏置電流，第一齊納二極管D1為第十二P型MOS管MP12、第十三P型MOS管MP13提供偏置電壓，當電路使能關(guān)斷時通過電阻R7對第八N型MOS管MN8的柵極進行放電，第十P型MOS管MP10、第十一P型MOS管MP11、第十二P型MOS管MP12、第十三P型MOS管MP13、第九N型MOS管MN9與第十N型MOS管MN10為選擇電路，當電源電壓較低時，第九P型MOS管MP9的柵極拉低，第九P型MOS管MP9導通，VDD的輸出等于VIN，當源電壓較高時，第九P型MOS管MP9的柵極拉高，第九P型MOS管MP9關(guān)斷，VDD的輸出等于第二齊納二極管D2的穩(wěn)壓值減去第八N型MOS管MN8的VGS8值。

2.根據(jù)權(quán)利要求1所述的一種用于寬范圍電源輸入的內(nèi)部供電電路，其特征在于，所述電源電壓判斷單元電路連接方式為：第一P型MOS管MP1的源極與內(nèi)部供電電源VDD連接；第一P型MOS管MP1的漏極、第一P型MOS管MP1的柵極、第二P型MOS管MP2的柵極與第一N型雙極型晶體管N1的集電極連接；第二P型MOS管MP2的源極與內(nèi)部供電電源VDD連接；第二P型MOS管MP2的漏極、第二N型雙極型晶體管N2的集電極、第三P型MOS管MP3的柵極連接；第三P型MOS管MP3的源極與內(nèi)部供電電源VDD連接；第三P型MOS管MP3的漏極、第四P型MOS管MP4的柵極、第四N型MOS管MN4的柵極與電阻R6的一端連接；第四P型MOS管MP4的源極與內(nèi)部供電電源VDD連接；第四P型MOS管MP4的漏極、第四N型MOS管MN4的漏極、第五P型MOS?管MP5的柵極與第五N型MOS管MN5的柵極連接；第五P型MOS管MP5的源極與內(nèi)部供電電源VDD連接；第五P型MOS管MP5的漏極、第五N型MOS管MN5的漏極與第二N型MOS管MN2的柵極連接，并且為模塊的輸出引腳，第一N型MOS管MN1的源極與地GND連接；第一N型MOS管MN1的柵極與EN引腳連接；第一N型MOS管MN1的漏極與電阻R3的一端連接；第二N型MOS管MN2的源極與地GND連接；第二N型MOS管MN2的柵極、第五P型MOS管MP5的漏極與第五N型MOS管MN5的漏極連接；第二N型MOS管MN2的漏極與電阻R3的一端連接；第四N型MOS管MN4的源極與地GND連接；第四N型MOS管MN4的柵極、第三P型MOS管MP3的漏極、第四P型MOS管MP4的柵極與電阻R6的一端連接；第四N型MOS管MN4的漏極、第四P型MOS管MP4的漏極、第五P型MOS管MP5的柵極與第五N型MOS管MN5的柵極連接；第五N型MOS管MN5的源極與地GND連接。第一N型雙極型晶體管N1的基極、第二N型雙極型晶體管N2的基極、電阻R1與電阻R2的一端連接；第一N型雙極型晶體管N1的發(fā)射極與電阻R4的一端連接；第一N型雙極型晶體管N1的集電極與第一P型MOS管MP1的漏極、第一P型MOS管MP1的柵極與第二P型MOS管MP2的柵極連接；第二N型雙極型晶體管N2的發(fā)射極、電阻R4的一端與電阻R5的一端連接；第二N型雙極型晶體管N2的集電極、第二P型MOS管MP2的漏極與第三P型MOS管MP3的柵極連接；電阻R1的一端與VIN連接，電阻R1的另一端、電阻?R2的一端、第一N型雙極型晶體管N1的基極與第二N型雙極型晶體管N2的基極連接；電阻R2的一端電阻、R1的一端、第一N型雙極型晶體管N1的基極與第二N型雙極型晶體管N2的基極連接，電阻R2的另一端、電阻R3的一端與第二N型MOS管MN2的漏極連接；電阻R3的一端、電阻R2的一端與第二N型MOS管MN2的漏極連接；電阻R3的另一端與第一N型MOS管MN1的漏極連接。

3.根據(jù)權(quán)利要求1所述的一種用于寬范圍電源輸入的內(nèi)部供電電路，其特征在于，所述產(chǎn)生內(nèi)部供電的Regulator電路連接方式為：第六P型MOS管MP6的源極與電源VIN連接；第六P型MOS管MP6的漏極、第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極、第八P型MOS管MP8的柵極與外部偏置電流電路連接；第七P型MOS管MP7的源極與電源VIN連接；第七P型MOS管MP7的漏極、第六N型MOS管MN6的柵極、第六N型MOS管MN6的漏極與第七N型MOS管MN7的柵極連接；第八P型MOS管MP8的源極與電源VIN連接；第八P型MOS管MP8的漏極、第二齊納二極管D2的陰極、電阻R7的一端、電容C1的一端與第八N型MOS管MN8的柵極連接；第九P型MOS管MP9的源極與電源VIN連接；第九P型MOS管MP9的漏極、第八N型MOS管MN8的源極、電阻R8的一端與電容C2的一端連接；第九P型MOS管MP9的柵極、第十三P型MOS管MP13的源極、第十P型MOS管MP10的柵極與第十一P型MOS管MP11的漏極連接；第十P型MOS管MP10的源極與電源VIN連接；第十P型MOS管MP10的漏極、?第十一P型MOS管MP11的柵極與第十二P型MOS管MP12的源極連接；第十P型MOS管MP10的柵極、第九P型MOS管MP9的柵極與第十一P型MOS管MP11的漏極連接；第十一P型MOS管MP11的源極與電源VIN連接；第十一P型MOS管MP11的漏極、第九P型MOS管MP9的柵極、第十三P型MOS管MP13的源極與第十P型MOS管MP10的柵極連接；第十一P型MOS管MP11的柵極、第十P型MOS管MP10的漏極與第十二P型MOS管MP12的源極連接；第十二P型MOS管MP12的柵極、第十三P型MOS管MP13的柵極、第一齊納二極管D1的陽極與第七N型MOS管MN7的漏極連接；第十二P型MOS管MP12的漏極與第九N型MOS管MN9的漏極連接；第十二P型MOS管MP12的源極、第十一P型MOS管MP11的柵極與第十P型MOS管MP10的漏極連接；第十三P型MOS管MP13的柵極、第十二P型MOS管MP12的柵極、第一齊納二極管D1的陽極與第七N型MOS管MN7的漏極連接；第六N型MOS管MN6的源極與地GND連接；第六N型MOS管MN6的漏極、第七P型MOS管MP7的漏極、第六N型MOS管MN6的柵極與第七N型MOS管MN7的柵極連接；第七N型MOS管MN7的源極與地GND連接；第七N型MOS管MN7的漏極、第十三P型MOS管MP13的柵極、第十二P型MOS管MP12的柵極與第一齊納二極管D1的陽極連接；第八N型MOS管MN8的源極、第九P型MOS管MP9的漏極、電阻R8的一端與電容C2的一端連接；第八N型MOS管MN8的漏極與電源VIN連接；第八N型MOS管?MN8的柵極、第八P型MOS管MP8的漏極、第二齊納二極管D2的陰極、電阻R7的一端與電容C1的一端連接；第九N型MOS管MN9的源極與地GND連接；第九N型MOS管MN9的漏極與第十二P型MOS管MP12的漏極連接；第九N型MOS管MN9的柵極與電源電壓判斷單元的輸出1連接；第十N型MOS管MN10的源極與地GND連接；第十N型MOS管MN10的漏極與第十三P型MOS管MP13的漏極連接；第十N型MOS管MN10的柵極與電源電壓判斷單元的輸出2連接；第一齊納二極管D1的陰極與電源VIN連接；第一齊納二極管D1的陽極、第七N型MOS管MN7的漏極、第十三P型MOS管MP13的柵極與第十二P型MOS管MP12的柵極連接；第二齊納二極管D2的陰極、第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極、電阻R7的一端與電容C1的一端連接；第二齊納二極管D2的陽極與地GND連接；電阻R7的一端與地GND連接；電阻R7的另一端、第二齊納二極管D2的陰極、第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極與電容C1的一端連接；電阻R8的一端與地GND連接；電阻R8的另一端、第八N型MOS管MN8的源極、第九P型MOS管MP9的漏極與電容C2的一端連接，為內(nèi)部供電電源VDD的輸出；電容C1的一端與地GND連接；電容C1的另一端、電阻R7的一端、第二齊納二極管D2的陰極、第八N型MOS管MN8的柵極與第八P型MOS管MP8的漏極連接；電容C2的一端與地GND連接；電容C2的另一端、電阻R8的一端、第八N型MOS管MN8的源極與第九P型MOS管?MP9的漏極連接，為內(nèi)部供電電源VDD的輸出。?