[實用新型]電流模式邏輯電路

有效

• 申請?zhí)枺?/td>: 201220233430.4
• 申請日: 2012-05-23
• 公開（公告）號: CN202652183U
• 公開（公告）日: 2013-01-02
• 發(fā)明（設(shè)計）人: 陳峰
• 申請（專利權(quán)）人: 常州芯奇微電子科技有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 蘇州廣正知識產(chǎn)權(quán)代理有限公司 32234
• 代理人: 劉述生

技術(shù)領(lǐng)域

本實用新型涉及電子電路領(lǐng)域，特別是涉及一種電流模式邏輯電路。

背景技術(shù)

電流模式邏輯(Circuit?Mode?Logic，CML)為一種用于高速數(shù)字傳輸?shù)慕涌诩夹g(shù)，在芯片之間運(yùn)用該接口技術(shù)，需要采用一輸入輸出驅(qū)動電路(I/Odriver，該輸入輸出驅(qū)動電路一般采用片上設(shè)計形式，但也可為與應(yīng)用芯片相獨(dú)立的輸入輸出驅(qū)動芯片。

輸入輸出驅(qū)動電路己被廣泛地應(yīng)用于芯片之間的通信系統(tǒng)中，以取得高速的數(shù)據(jù)傳輸率和低功耗的效果。為保證該驅(qū)動電路的可靠性，須采用恒定的電流偏置。然而，由于工藝制成的偏差和環(huán)境條件(例如溫度)的變化，偏置電流的偏差難以避免。另一方面，此類驅(qū)動電路包括輸出擺幅控制單元，該單元用于數(shù)據(jù)傳輸中，以降低功耗和減少噪聲，并避免信號傳輸長度和數(shù)據(jù)傳輸率的降低。該輸出擺幅控制單元也需要電流補(bǔ)償。此外，線性關(guān)系是決定系統(tǒng)性能的另一個重要參數(shù)，尤其是當(dāng)均衡技術(shù)被應(yīng)用于系統(tǒng)中以減輕符號間干擾(Inter-Symbol?Interference，ISI)時，保持系統(tǒng)的線性關(guān)系尤為重要。基于上述原因，電流模式邏輯驅(qū)動電路的偏置補(bǔ)償和控制，是通信電路設(shè)計中的一個關(guān)鍵方面。

現(xiàn)有的對輸出擺幅采取事前技術(shù)(或稱之為與控制)的手段是一種簡單、靜態(tài)的開環(huán)控制方法，偽驅(qū)動與一個電阻相連接，該電阻值等于傳輸信道和終端的阻抗。為驅(qū)動的輸出，被輸送到一個控制著偏置產(chǎn)生電路的比較器，以校準(zhǔn)偏置電壓或電流。

實用新型內(nèi)容

本實用新型主要解決的技術(shù)問題是提供一種電流模式邏輯電路，能夠滿足使用要求、結(jié)構(gòu)簡單、功耗低、工作穩(wěn)定。

為解決上述技術(shù)問題，本實用新型采用的一個技術(shù)方案是：提供一種電流模式邏輯電路，包括：偏置電路、邏輯電路、鎖存電路和串并行轉(zhuǎn)換電路，所述串并行轉(zhuǎn)換電路和偏置電路電性連接，所述偏置電路與邏輯鎖存電路電性連接，所述邏輯電路分別與偏置電路和鎖存電路控制連接。

在本實用新型一個較佳實施例中，所述串并行轉(zhuǎn)換電路與一時鐘輸入端電性連接。

在本實用新型一個較佳實施例中，所述鎖存電路包括一鎖存器。

在本實用新型一個較佳實施例中，所述偏置電路包括多個MOS晶體管。

在本實用新型一個較佳實施例中，所述邏輯電路包括邏輯門。

本實用新型的有益效果是：本實用新型電流模式邏輯電路能夠滿足使用要求、結(jié)構(gòu)簡單、功耗低、工作穩(wěn)定。

附圖說明

圖1是本實用新型電流模式邏輯電路一較佳實施例的結(jié)構(gòu)示意圖；

附圖中各部件的標(biāo)記如下：1、偏置電路，2、邏輯電路，3、鎖存電路，4、串并行轉(zhuǎn)換電路，5、時鐘輸入端。

具體實施方式

下面結(jié)合附圖對本實用新型的較佳實施例進(jìn)行詳細(xì)闡述，以使本實用新型的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對本實用新型的保護(hù)范圍做出更為清楚明確的界定。

請參閱圖1，一種電流模式邏輯電路，包括：偏置電路1、邏輯電路2、鎖存電路3和串并行轉(zhuǎn)換電路4，所述串并行轉(zhuǎn)換電路和偏置電路電性連接，所述偏置電路與邏輯鎖存電路電性連接，所述邏輯電路分別與偏置電路和鎖存電路控制連接。

另外，所述串并行轉(zhuǎn)換電路4與一時鐘輸入端5電性連接。

另外，所述鎖存電路3包括一鎖存器，鎖存電路3能夠有助于進(jìn)一步簡化整體電路結(jié)構(gòu)，縮小芯片面積。

另外，所述偏置電路1包括多個MOS晶體管，偏置電路1采用閉環(huán)的補(bǔ)償結(jié)構(gòu)和閉環(huán)負(fù)反饋，不需要匹配，其輸出的共模電平的直接反饋，提高串行接口的穩(wěn)定性和數(shù)據(jù)傳輸速度。

另外，所述邏輯電路2包括邏輯門。

區(qū)別于現(xiàn)有技術(shù)，本實用新型電流模式邏輯電路，能夠滿足使用要求、結(jié)構(gòu)簡單、功耗低、工作穩(wěn)定。

以上所述僅為本實用新型的實施例，并非因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實用新型的專利保護(hù)范圍內(nèi)。