[實用新型]一種高速比較器

有效

• 申請?zhí)枺?/td>: 201220171267.3
• 申請日: 2012-04-20
• 公開（公告）號: CN202750074U
• 公開（公告）日: 2013-02-20
• 發(fā)明（設(shè)計）人: 孫黎斌;周文益;羅陽;趙國良;呂海鳳
• 申請（專利權(quán)）人: 西安華迅微電子有限公司
• 主分類號: H03M1/36
• 分類號: H03M1/36
• 代理公司: 西安西交通盛知識產(chǎn)權(quán)代理有限責(zé)任公司 61217
• 代理人: 陳翠蘭

1.一種高速比較器，其特征在于：包括依次連接的前置差分放大器（10）、動態(tài)鎖存電路（20）和鎖存輸出電路（30）；其中：

所述前置差分放大器（10），為有源負(fù)載結(jié)構(gòu)的差分放大器；所述動態(tài)鎖存電路（20），設(shè)置有以反相器首位相接成的雙穩(wěn)態(tài)結(jié)構(gòu)；所述鎖存輸出電路（30），設(shè)有對動態(tài)鎖存電路的輸出進(jìn)行鎖存并輸出的兩個共源差分輸入NMOS管和兩個交叉耦合的PMOS管。

2.根據(jù)權(quán)利要求1所述的高速比較器，其特征在于，所述前置差分放大器（10）包括：第一PMOS晶體管（MP1）、第二PMOS晶體管（MP2）、第一NMOS晶體管（MN1）、第二NMOS晶體管（MN2）和第三NMOS晶體管（MN3）；

所述第一NMOS晶體管（NM1）的漏極接第二NMOS晶體管（NM2）的源極和第三NMOS晶體管（NM3）的源極，第一NMOS晶體管（NM1）的源極接地（GND），第一NMOS晶體管（NM1）的柵極接偏置電壓（Vbias）；

所述第三NMOS晶體管（NM3）的柵極接正向輸入（VIP），第二NMOS晶體管（NM2）的柵極接反向輸入（VIN），第三NMOS晶體管（NM3）的漏極接第二PMOS晶體管（MP2）的漏極和柵極；第二NMOS晶體管（NM2）的漏極接第一PMOS晶體管（MP1）的漏極和柵極；所述第三NMOS晶體管（NM3）和第二NMOS晶體管（NM2），構(gòu)成了前置差分放大器的輸入差分對管；

所述第一PMOS晶體管（MP1）的源極和第二PMOS晶體管（MP2）的源極接電源（VDD），PMOS晶體管（MP1）和PMOS晶體管（MP2）構(gòu)成了前置差分放大器中的有源負(fù)載。

3.根據(jù)權(quán)利要求2所述的高速比較器，其特征在于，所述前置差分放大器（10）具有形成比較器輸入端的兩個差分第一輸入端口（VIN）和第二輸入端口（VIP），以及形成前置差分放大器輸出的第一輸出結(jié)點（net1）和第二輸出結(jié)點?（net2）；第三NMOS晶體管（NM3）和第PMOS晶體管（MP2）之間的連接處構(gòu)成了第二輸出結(jié)點（net2），第NMOS晶體管（NM2）和第一PMOS晶體管（MP1）之間的連接處構(gòu)成了第一輸出結(jié)點（net1）。

4.根據(jù)權(quán)利要求1所述的高速比較器，其特征在于，所述動態(tài)鎖存電路（20）包括：第三PMOS晶體管（MP3）、第四PMOS晶體管（MP4）、第五PMOS晶體管（MP5）、第六PMOS晶體管（MP6）、第七PMOS晶體管（M7）、第八PMOS晶體管（MP8）、第四NMOS晶體管（MN4）、第五NMOS晶體管（MN5）、第六NMOS晶體管（MN6）和第七NMOS晶體管（MN7）；

所述第四PMOS晶體管（MP4）的柵極接前置差分放大器（10）的第二輸出結(jié)點（net2），第四PMOS晶體管（MP4）的源極接電源（VDD），第四PMOS晶體管（MP4）的漏極接第五PMOS晶體管（MP5）的源極；第三PMOS晶體管（MP3）的柵極接前置差分放大器的第一輸出結(jié)點（net1），第三PMOS晶體管（MP3）的源極接電源（VDD），第三PMOS晶體管（MP3）的漏極接第六PMOS晶體管（MP6）的源極；所述第四PMOS晶體管（MP4）和第三PMOS晶體管（MP3）構(gòu)成動態(tài)鎖存電路的輸入差分對，同時第一輸出端口（net1）和第二輸出端口（net2）也成為動態(tài)鎖存電路的差分輸入端口；

所述第五PMOS晶體管（MP5）的漏極接第七PMOS晶體管（MP7）的源極，第六PMOS晶體管（MP6）的漏極接第八PMOS晶體管（MP8）的源極，第五PMOS晶體管（MP5）的柵極和第六PMOS晶體管（MP6）的柵極接時鐘信號（CLK）；

所述第七PMOS晶體管（MP7）的漏極、第八PMOS晶體管（MP8）的柵極、第四NMOS晶體管（MN4）的漏極、第六NMOS晶體管（MN6）的漏極和第五NMOS晶體管（MN5）的柵極之間連接處構(gòu)成了第三輸出結(jié)點（net3）；?所述第八PMOS晶體管（MP8）的漏極、第七PMOS晶體管（MP7）的柵極、第五NMOS晶體管（MN5）的漏極、第七NMOS晶體管（MN7）的漏極和第四NMOS晶體管（MN4）的柵極之間連接處構(gòu)成了第四輸出結(jié)點（net4）；

所述第四NMOS晶體管（MN4）的源極接地（GND），第五NMOS晶體管（MN5）的源極接地（GND），第七PMOS晶體管（MP7）、第八PMOS晶體管（MP8）、第四NMOS晶體管（MN4）和第五NMOS晶體管（MN5）構(gòu)成交叉耦合反相器；

所述第六NMOS晶體管（MN6）的柵極和第七NMOS晶體管（MN7）的柵極分別接時鐘信號（CLK），第六NMOS晶體管（MN6）的源極和第七NMOS晶體管（MN7）的源極分別接地。

5.根據(jù)權(quán)利要求1所述的高速比較器，其特征在于，所述鎖存輸出電路（30）包括：第八NMOS晶體管（MN8）、第九NMOS晶體管（MN9）、第九PMOS晶體管（MP9）、第十PMOS晶體管（MP10）、第一反相器（inv1）和第二反相器（inv2）；

所述第八NMOS晶體管（MN8）的漏極、第九PMOS晶體管（MP9）的漏極、第十PMOS晶體管（MP10）的柵極和第二反相器（inv2）的輸入之間的連接處構(gòu)成了第五輸出結(jié)點（net5）；所述第九NMOS晶體管（MN9）的漏極、第十PMOS晶體管（MP10）的漏極、第九PMOS晶體管（MP9）的柵極和第一反相器（inv1）的輸入之間的連接處構(gòu)成了第六輸出結(jié)點（net6）；

所述第八NMOS晶體管（MN8）的源極接地，第八NMOS晶體管（MN8）的漏極接結(jié)點（net5），第八NMOS晶體管（MN8）的柵極接第四輸出結(jié)點（net4）；第九NMOS晶體管（MN9）的源極接地，第九NMOS晶體管（MN9）的漏極接第六輸出結(jié)點（net6），第九NMOS晶體管（MN9）的柵極接第三輸出結(jié)點?（net3）；

所述第九PMOS晶體管（MP9）的源極接電源（VDD），第九PMOS晶體管（MP9）的漏極接第五輸出結(jié)點（net5），第九PMOS晶體管（MP9）的柵極接第六輸出結(jié)點（net6）；第十PMOS晶體管（MP10）的源極接電源（VDD），第九PMOS晶體管（MP9）的漏極接第六輸出結(jié)點（net6），第九PMOS晶體管（MP9）的柵極接第五輸出結(jié)點（net5）；第一反相器（inv1）的輸入接第六輸出結(jié)點（net6），輸出為比較器正輸出端（VOP），第二反相器（inv2）的輸入接第五輸出結(jié)點（net5），輸出為比較器負(fù)輸出端（VON）。?