[實用新型]一種雙位線亞閾值存儲單元電路有效
| 申請?zhí)枺?/td> | 201220051608.3 | 申請日： | 2012-02-17 |
| 公開（公告）號： | CN202549308U | 公開（公告）日： | 2012-11-21 |
| 發(fā)明（設(shè)計）人： | 柏娜;譚守標(biāo);吳秀龍;李正平;孟堅;陳軍寧;徐超;代月花;吳維奇 | 申請（專利權(quán)）人： | 安徽大學(xué) |
| 主分類號： | G11C11/40 | 分類號： | G11C11/40 |
| 代理公司： | 南京經(jīng)緯專利商標(biāo)代理有限公司 32200 | 代理人： | 奚幼堅 |
| 地址： | 230601 安徽省*** | 國省代碼： | 安徽;34 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 雙位線亞 閾值 存儲 單元 電路 | ||
1.一種雙位線亞閾值存儲單元電路，其特征在于，包括四個PMOS管P1～P4及六個NMOS管N1～N6，構(gòu)成雙端讀寫的亞閾值存儲單元電路，具有一對寫位線和一對讀位線，其中：
四個PMOS管P1～P4的襯底分別與各自的柵端連接，六個NMOS管N1～N6的襯底均接地GND；NMOS管N1的漏端和柵端分別與PMOS管P1的漏端和柵端連接在一起，構(gòu)成第一反相器；NMOS管N2的漏端和柵端分別與PMOS管P2的漏端和柵端連接在一起，構(gòu)成第二反相器；第一反相器與第二反相器連接成交叉耦合：NMOS管N1柵端、PMOS管P1的柵端與NMOS管N2的漏端以及PMOS管P2的漏端連接在一起，NMOS管N2的柵端、PMOS管P2的柵端與NMOS管N1的漏端以及PMOS管P1的漏端連接在一起，PMOS管P1、P2的源端均與電源電壓VDD連接；NMOS管N3的源端、NMOS管N5的柵端與PMOS管P1的漏端及NMOS管N1的漏端連接在一起，?NMOS管N3的柵端連接寫字線WWL，NMOS管N3的漏端連接寫位線WBL，NMOS管N5的漏端連接PMOS管P3的漏端，PMOS管P3的柵端連接讀字線RWL，PMOS管P3的源端連接讀位線RBL，NMOS管N4的源端、NMOS管N6的柵端與PMOS管P2的漏端及NMOS管N2的漏端連接在一起，NMOS管N4的柵端連接寫字線WWL，NMOS管N4的漏端連接另一根寫位線WBLB，NMOS管N6的漏端連接PMOS管P4的漏端，PMOS管P4的柵端連接讀字線RWL，PMOS管P3的源端連接另一根讀位線RBLB，NMOS管N1、N2、N5、N6的源端均接地GND。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于安徽大學(xué)，未經(jīng)安徽大學(xué)許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201220051608.3/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
