[實用新型]網(wǎng)絡(luò)特征提取裝置

有效

• 申請?zhí)枺?/td>: 201220025711.0
• 申請日: 2012-01-19
• 公開（公告）號: CN202488476U
• 公開（公告）日: 2012-10-10
• 發(fā)明（設(shè)計）人: 王勇;周晴倫;陶曉玲
• 申請（專利權(quán)）人: 桂林電子科技大學
• 主分類號: H04L12/26
• 分類號: H04L12/26;H04L12/24
• 代理公司: 桂林市持衡專利商標事務(wù)所有限公司 45107
• 代理人: 歐陽波

1.網(wǎng)絡(luò)特征提取裝置,包括電源電路、時鐘電路，其特征在于：

還有現(xiàn)場可編程門陣列、下載電路及物理芯片電路；

所述電源電路接入現(xiàn)場可編程門陣列及本裝置其他的電路；

所述現(xiàn)場可編程門陣列包括FPGA芯片及外圍的濾波電容、匹配電阻；FPGA芯片包括時鐘分配模塊、網(wǎng)絡(luò)特征提取模塊和以太網(wǎng)MAC模塊，時鐘分配模塊與所述時鐘電路連接，時鐘分配模塊接入網(wǎng)絡(luò)特征提取模塊，以太網(wǎng)MAC模塊連接網(wǎng)絡(luò)特征提取模塊和物理芯片電路；FPGA芯片中的以太網(wǎng)MAC模塊含有MAC主模塊及與之連接的接收模塊、發(fā)送模塊、接收緩沖區(qū)和發(fā)送緩沖區(qū)，接收模塊連接接收緩沖區(qū)，發(fā)送模塊連接發(fā)送緩沖區(qū)；

所述物理芯片電路包括以太網(wǎng)物理芯片，集成連接器以及外圍的器件；以太網(wǎng)物理芯片通過MII接口與FPGA芯片連接；集成連接器集成了網(wǎng)絡(luò)變壓器、顯示燈，以太網(wǎng)物理芯片經(jīng)集成連接器與以太網(wǎng)連接；

所述下載電路為與上述FPGA芯片相匹配的可編程只讀存儲器芯片，通過JTAG接口以及跳線接口與FPGA芯片連接。

2.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)特征提取裝置，其特征在于：

所述現(xiàn)場可編程門陣列還接有復(fù)位電路，復(fù)位電路包括復(fù)位開關(guān)及相關(guān)電容、電阻，初始化時接通復(fù)位電路使以太網(wǎng)MAC模塊的接收模塊和發(fā)送模塊的各引腳高電平復(fù)位。

3.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)特征提取裝置，其特征在于：

所述現(xiàn)場可編程門陣列連接2～8個物理芯片電路，各物理芯片電路的集成連接器連接局域網(wǎng)的主干線或主干交換機、或者局域網(wǎng)的出口線或出口路由器，并且連接網(wǎng)絡(luò)管理設(shè)備。

4.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)特征提取裝置，其特征在于：?

所述MAC主模塊通過接收模塊和發(fā)送模塊與物理芯片電路的MII接口連接，所述接收模塊的各引腳為接收時鐘信號引腳、接收數(shù)據(jù)有效信號引腳、接收數(shù)據(jù)引腳和接收錯誤信號引腳所述發(fā)送模塊的各引腳為發(fā)送時鐘信號引腳、發(fā)送有效信號引腳、發(fā)送數(shù)據(jù)引腳和發(fā)送錯誤信號引腳。

5.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)特征提取裝置，其特征在于：

所述以太網(wǎng)物理芯片為支持標準的CSMA/CD載波監(jiān)聽和沖突檢測10M、100M以太網(wǎng)和IEEE802.3u定義的全雙工的100M的快速以太網(wǎng)的物理芯片。

6.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)特征提取裝置，其特征在于：

所述時鐘電路為有源晶振。

7.根據(jù)權(quán)利要求3所述的網(wǎng)絡(luò)特征提取裝置，其特征在于：

所述網(wǎng)絡(luò)管理設(shè)備為入侵檢測設(shè)備、和/或網(wǎng)絡(luò)流量統(tǒng)計設(shè)備、和/或網(wǎng)絡(luò)行為管理設(shè)備、和/或網(wǎng)絡(luò)計費設(shè)備、和/或防火墻設(shè)備。?