[發(fā)明專利]I/O接口電路及包含該電路的按鍵掃描裝置及掃描方法

有效

• 申請?zhí)枺?/td>: 201210594660.8
• 申請日: 2012-12-31
• 公開（公告）號: CN103095308A
• 公開（公告）日: 2013-05-08
• 發(fā)明（設(shè)計）人: 鄭尊標;馮兵
• 申請（專利權(quán)）人: 杭州士蘭微電子股份有限公司
• 主分類號: H03M11/20
• 分類號: H03M11/20
• 代理公司: 杭州華知專利事務(wù)所 33235
• 代理人: 張德寶

1.一種I/O接口電路，包括與I/O接口相連的輸出狀態(tài)控制模塊和第一輸入狀態(tài)控制模塊，輸出狀態(tài)控制模塊包括順次相連的第一固定電平和第一開關(guān)單元，第一開關(guān)單元的另一端與I/O接口相連，第一輸入狀態(tài)控制模塊包括順次相連的第二固定電平、第二開關(guān)單元和第二電阻單元，第二電阻單元的另一端與I/O接口相連，第一開關(guān)單元和第二開關(guān)單元的控制端連接有用于控制開關(guān)單元導(dǎo)通或斷開的開關(guān)控制器，第一固定電平與第二固定電平邏輯相反，其特征在于，所述I/O接口電路還連接有第二輸入狀態(tài)控制模塊，第二輸入狀態(tài)控制模塊設(shè)有用于縮短I/O接口電平切換時間的第一電阻單元和第三開關(guān)單元，第二固定電平、第三開關(guān)單元和第一電阻單元順次相連，第一電阻單元的另一端與I/O接口相連，第三開關(guān)單元的控制端與開關(guān)控制器相連；開關(guān)控制器輸出控制信息控制第一開關(guān)單元、第二開關(guān)單元和第三開關(guān)單元的導(dǎo)通狀態(tài)，并分別配置與導(dǎo)通的第一開關(guān)單元所在模塊相連的I/O接口為輸出第一固定電平狀態(tài)，與導(dǎo)通的第二開關(guān)單元所在模塊相連的I/O接口為第一輸入狀態(tài)，與導(dǎo)通的第三開關(guān)單元所在模塊相連的I/O接口為第二輸入狀態(tài)；所述開關(guān)控制器至少包括一組控制信息，使處于輸出第一固定電平狀態(tài)的I/O接口配置為第二輸入狀態(tài)。

2.根據(jù)權(quán)利要求1所述的I/O接口電路，其特征在于，所述I/O接口電路為內(nèi)置上拉結(jié)構(gòu)的上拉I/O接口電路，則第一固定電平為低電平，第二固定電平為高電平，所述第一電阻單元為強上拉電阻，第二電阻單元為弱上拉電阻，第一開關(guān)單元、第二開關(guān)單元和第三開關(guān)單元分別為用于控制上述電阻接入狀態(tài)的MOS管，所述輸出第一固定電平狀態(tài)為輸出低電平狀態(tài)，第一輸入狀態(tài)為帶弱上拉輸入狀態(tài)，第二輸入狀態(tài)為帶強上拉輸入狀態(tài)。

3.根據(jù)權(quán)利要求1所述的I/O接口電路，其特征在于，所述I/O接口電路為內(nèi)置下拉結(jié)構(gòu)的下拉I/O接口電路，則第一固定電平為高電平，第二固定電平為低電平，所述第一電阻單元為強下拉電阻，第二電阻單元為弱下拉電阻，第一開關(guān)單元、第二開關(guān)單元和第三開關(guān)單元分別為用于控制上述電阻接入狀態(tài)的MOS管，所述輸出第一固定電平狀態(tài)為輸出高電平狀態(tài)，第一輸入狀態(tài)為帶弱下拉輸入狀態(tài)，第二輸入狀態(tài)為帶強下拉輸入狀態(tài)。

4.根據(jù)權(quán)利要求1所述的I/O接口電路，其特征在于，所述I/O接口電路為同時內(nèi)置上拉結(jié)構(gòu)和下拉結(jié)構(gòu)的上下拉I/O接口電路，上下拉I/O接口電路包括兩組I/O接口電路，分別為上拉I/O接口電路和下拉I/O接口電路；所述上拉I/O接口電路的第一固定電平為低電平，第二固定電平為高電平，第一電阻單元為強上拉電阻，第二電阻單元為弱上拉電阻，第一開關(guān)單元、第二開關(guān)單元和第三開關(guān)單元分別為用于控制上述電阻接入狀態(tài)的MOS管，輸出第一固定電平狀態(tài)為輸出低電平狀態(tài)，第一輸入狀態(tài)為帶弱上拉輸入狀態(tài)，第二輸入狀態(tài)為帶強上拉輸入狀態(tài)；所述下拉I/O接口電路的第一固定電平為高電平，第二固定電平為低電平，第一電阻單元為強下拉電阻，第二電阻單元為弱下拉電阻，第一開關(guān)單元、第二開關(guān)單元和第三開關(guān)單元分別為用于控制上述電阻接入狀態(tài)的MOS管，輸出第一固定電平狀態(tài)為輸出高電平狀態(tài)，第一輸入狀態(tài)為帶弱下拉輸入狀態(tài)，第二輸入狀態(tài)為帶強下拉輸入狀態(tài)。

5.根據(jù)權(quán)利要求2所述的I/O接口電路，其特征在于，所述第一固定電平為GND，第二固定電平為VDD，第一開關(guān)單元為第一MOS管，第二開關(guān)單元為第三MOS管，第三開關(guān)單元為第二MOS管；第二MOS管和第三MOS管的源極均與VDD相連，第一MOS管的源極與GND相連，第二MOS管和第三MOS管的漏極分別與強上拉電阻和弱上拉電阻相連，強上拉電阻和弱上拉電阻的另一端與第一MOS管的漏極相連，第一MOS管的漏極為I/O接口的輸入端，第一MOS管、第二MOS管和第三MOS管的柵極均與開關(guān)控制器相連。

6.根據(jù)權(quán)利要求3所述的I/O接口電路，其特征在于，所述第一固定電平為VDD，第二固定電平為GND，第一開關(guān)單元為第四MOS管，第二開關(guān)單元為第六MOS管，第三開關(guān)單元為第五MOS管；第五MOS管和第六MOS管的源極均與GND相連，第四MOS管的源極與VDD相連，第五MOS管和第六MOS管的漏極分別與強下拉電阻和弱下拉電阻相連，強下拉電阻和弱下拉電阻的另一端與第四MOS管的漏極相連，第四MOS管的漏極為I/O接口的輸入端，第四MOS管、第五MOS管和第六MOS管的柵極與開關(guān)控制器相連。