[發明專利]半導體器件的制備方法

有效

• 申請號: 201210594284.2
• 申請日: 2012-12-31
• 公開（公告）號: CN103915322A
• 公開（公告）日: 2014-07-09
• 發明（設計）人: 何永根
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

技術領域

本發明屬于半導體領域，尤其涉及一種半導體器件的制備方法。

背景技術

在32nm及以下技術節點的COMS工藝的柵制作過程中，為了優化所制備的半導體材料的性能通常采用結合后柵處理工藝與高介電率柵極絕緣介質（核心柵介質）形成工藝的半導體器件制備方法。這種結合后柵處理工藝與高介電率柵極絕緣介質（核心柵介質）形成工藝的半導體器件制備方法能夠降低氧化層厚度（EOT/Tinv），進而提高材料的技術延展性。同時，該結合后柵處理工藝與高介電率柵極絕緣介質（核心柵介質）形成工藝的半導體器件制備方法，還能夠提高所制備的半導體材料對輕摻雜漏區及源區的熱處理制程的承受能力。

如圖1a至圖1e所示，其示出了一種結合后柵處理工藝與高介電率柵極絕緣介質（核心柵介質）形成工藝的半導體器件制備方法，其包括以下步驟：

如圖1a所示，在設置有淺溝槽隔離區STI?11’（S?TI：Shallow?Trench?Isolation）的半導體襯底1上淺溝槽隔離區11’以外的表面上沉積氧化層材料，形成氧化層。在氧化層上沉積偽柵材料，形成偽柵材料層。在偽柵材料層中欲形成偽柵極的上表面上形成第一過渡光阻層。刻蝕去除未形成第一過渡光阻層的偽柵材料層形成偽柵極。該偽柵極包括輸入/輸出偽柵極31’和核心偽柵極33’。并進一步刻蝕位于偽柵材料層之下的氧化層2’，形成位于輸入/輸出偽柵極31’與半導體襯底1’之間的輸入/輸出氧化層21’，和位于核心偽柵極33’與半導體襯底1’之間的核心氧化層23’。

分別在輸入/輸出偽柵極31’和核心偽柵極33’的兩側襯底上進行LDD注入，并分別在輸入/輸出偽柵極31’和核心偽柵極33’的側表面上形成側壁層，分別在輸入/輸出偽柵極31’和核心偽柵極33’側壁層的兩側的襯底上進行離子注入，形成分別與輸入/輸出偽柵極31’和核心偽柵極33’相應的源極（SD）和漏極（LDD）。

在半導體襯底表面上未形成輸入/輸出偽柵極31’、核心偽柵極33’和淺溝槽隔離區11’的表面上沉積NiSi層4。沿圍繞在輸入/輸出偽柵極31’和核心偽柵極33’側壁層的側表面上形成刻蝕阻擋層5’，該刻蝕阻擋層5’沿輸入/輸出偽柵極31’和核心偽柵極33’的側壁延伸，向上延伸至與偽柵極的上表面齊平，向下連續延伸，并覆蓋在NiSi層4和淺溝槽隔離區11之上。

如圖1b所示，在輸入/輸出偽柵極31’的上表面以及其四周刻蝕阻擋層5’和介質層6’的上表面上形成第二過渡光阻層71’。刻蝕去除核心偽柵極33’和核心氧化層23’，在相應于核心偽柵極33’的位置形成核心柵極槽37’。去除位于輸入/輸出偽柵極31’的上表面及其四周的第二過渡光阻層71’。

如圖1c所示，在核心柵極槽37’中半導體襯底1’上沉積形成核心柵介質層（IL）8’。

如圖1d所示，采用光阻材料在形成了核心柵介質層8’的核心柵極槽37’以及核心柵極槽37’四周的刻蝕阻擋層5’和介質層6’的上表面上形成第三過渡光阻層73’，刻蝕去除輸入/輸出偽柵極31’，在相應于輸入/輸出偽柵極31’的位置形成輸入/輸出柵極槽35’。去除位于核心柵極槽37’內部及其四周的第三過渡光阻層73’。

如圖1e所示，在輸入/輸出柵極槽35’和核心柵極槽37’中形成高介電常數材料層及位于高介電常數材料層上的金屬柵極9’。

在上述結合后柵處理工藝與高介電率柵極絕緣介質（核心柵介質）形成工藝的半導體器件制備方法中，為了避免刻蝕核心氧化層23’時對輸入/輸出氧化層21’造成影響，必須先遮擋輸入/輸出偽柵極31’。然后去除核心偽柵極33’，刻蝕去除核心氧化層23’，形成核心柵極槽37’，在核心柵極槽37’中半導體襯底1上形成核心柵介質層8’。完成核心柵介質層8’的沉積后，再通過遮擋核心柵極槽37’，去除輸入/輸出偽柵極31’形成保留有輸入/輸出氧化層的輸入/輸出柵極槽。

現有的這種制備方法雖然能夠避免刻蝕核心氧化層時對輸入/輸出氧化層造成影響，但是其工藝步驟困難且復雜、成本也較高，并不利于大規模的生產制備。

發明內容

為了解決現有技術中的不足，本發明提供了一種半導體器件的制備方法，以簡化半導體器件的后柵處理方法的工藝步驟，減低生產成本。