[發明專利]一種冗余結構存儲單元有效
| 申請號: | 201210592877.5 | 申請日: | 2012-12-31 |
| 公開(公告)號: | CN103019878A | 公開(公告)日: | 2013-04-03 |
| 發明(設計)人: | 潘立陽;劉雪梅;伍冬 | 申請(專利權)人: | 清華大學 |
| 主分類號: | G06F11/07 | 分類號: | G06F11/07 |
| 代理公司: | 北京清亦華知識產權代理事務所(普通合伙) 11201 | 代理人: | 張大威 |
| 地址: | 100084 北京*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 冗余 結構 存儲 單元 | ||
技術領域
本發明涉及存儲單元,具體涉及一種冗余結構存儲單元。
背景技術
SRAM(Static?Random?Access?Memory),即靜態隨機存取存儲器,其具有較高的性能,SRAM作為半導體存儲器大家族的主要成員,是世界上應用最廣泛的存儲器,它是數字處理、信息處理、自動控制設備中不可缺少的部件。
在深亞微米工藝條件下,芯片內部可變性日益增加,電源電壓VDD日漸降低,使得SRAM存儲單元穩定性受到一定影響,并且隨著器件尺寸等比例縮小,芯片集成度升高,封裝密度上升,這一系列的變化都會導致一些意想不到的問題,使得半導體存儲器件的可靠性變差。例如,高能帶電粒子入射SRAM單元敏感節點引起的軟錯誤(Soft?Error)問題正日益受到關注。
隨著空間技術的快速發展,越來越多的SRAM器件被應用到各類航天器和衛星的控制系統中。在空間輻射環境中,高能粒子(質子、中子、α粒子和其他重離子)轟擊微電子電路的敏感區時會引發單粒子效應(Single?Event?Effect,SEE)。輻射效應可能會引起電路工作的瞬時擾動,可能會改變電路的邏輯狀態,甚至引起器件和集成電路的永久損傷。這種由于粒子轟擊時產生的單粒子效應而改變存儲單元的邏輯狀態的現象,稱為單粒子翻轉單粒子翻轉(Single?Event?Upset,SEU),是各種航天器面臨的最主要的可靠性問題之一。對SEU的加固在長期以來都是研究的熱點。
發明內容
本發明旨在至少在一定程度上解決上述技術問題之一或至少提供一種有用的商業選擇。為此,本發明的一個目的在于提出一種具有良好的抗軟錯誤能力的靜態隨機存儲單元。
根據本發明實施例的一種冗余結構存儲單元,包括:第一開關管(M1)、第二開關管(M5)、第三開關管(M4)和第四開關管(M8);第一存儲管(M2)、第二存儲管(M6)、第三存儲管(M3)和第四存儲管(M7);以及第一動態漏電補償管(MD1)、第二動態漏電補償管(MD2)、第三動態漏電補償管(MD3)和第四動態漏電補償管(MD4),其中,所述第一開關管(M1)、所述第二開關管(M5)柵極受字線(WL)控制,漏極與位線(BL)相連,所述第一開關管(M1)源極分別與所述第三存儲管(M3)、所述第四存儲管(M7)柵極相連,所述第二開關管(M5)源極與所述第二存儲管(M6)漏極相連,所述第一存儲管(M2)、所述第二存儲管(M6)柵極都與所述第三開關管(M4)源極相連,所述第三存儲管(M3)漏極與所述第三開關管(M4)源極相連,所述第四存儲管(M7)漏極與所述第四開關管(M8)源極相連,源極都接地,所述第三存儲管(M3)、所述第四存儲管(M7)柵極都與所述第一開關管(M1)源極相連,所述第一存儲管(M2)漏極與所述第一開關管(M1)源極相連,所述第二存儲管(M6)漏極與所述第二開關管(M5)源極相連,源極都接地,所述第三開關管(M4)、所述第四開關管(M8)柵極受字線(WL)控制,漏極與互補位線(/BL)相連,所述第三開關管(M4)源極與所述第一存儲管(M2)、所述第二存儲管(M6)柵極相連,所述第四開關管(M8)源極與所述第四存儲管(M7)漏極相連,所述第一動態漏電補償管(MD1)柵極與所述第二開關管(M5)源極相連,源極與所述第三存儲管(M3)、所述第四存儲管(M7)柵極相連,漏極受動態補償電壓(VD)控制,所述第二動態漏電補償管(MD2)柵極與所述第四開關管(M8)源極相連,源極與所述第一存儲管(M2)、所述第二存儲管(M6)柵極相連,漏極受動態補償電壓(VD)控制,所述第三動態漏電補償管(MD3)柵極與所述第三存儲管(M3)、所述第四存儲管(M7)柵極相連,源極與所述第二開關管(M5)源極相連,漏極受動態補償電壓(VD)控制,所述第四動態漏電補償管(MD4)柵極與所述第一存儲管(M2)、所述第二存儲管(M6)柵極相連,源極與所述第四開關管(M8)源極相連,漏極受動態補償電壓(VD)控制。
本發明的靜態隨機訪問存儲單元與傳統的6T靜態隨機訪問存儲單元相比,原有的PMOS負載改進為漏電補償NMOS管,大大降低發生軟錯誤概率,同時增加了存儲信息的冗余節點和反饋通路。當任意單個節點翻轉時,能夠自行通過冗余節點的信息恢復。本發明的單元面積小、低功耗且與商用工藝兼容,有希望取代傳統的6管存儲單元成為抗SEU效應SRAM的實現基礎。
本發明的附加方面和優點將在下面的描述中部分給出,部分將從下面的描述中變得明顯,或通過本發明的實踐了解到。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于清華大學,未經清華大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210592877.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種互感器用C形鐵芯加工夾具
- 下一篇:零序互感器





