[發明專利]一種時鐘使能信號的產生方法及裝置

有效

• 申請號: 201210592329.2
• 申請日: 2012-12-31
• 公開（公告）號: CN103064461A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 相海英;廖水清
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F1/06
• 分類號: G06F1/06
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 徐立

技術領域

本發明涉及通訊領域，特別涉及一種時鐘使能信號的產生方法及裝置。

背景技術

在ASIC(Application?Specific?Integrated?Circuits，專用集成電路)中，往往是多個Master（又稱Core）（主設備）通過總線互聯結構訪問多個Slave（從設備）。ASIC包括同步和異步兩種架構方式。在同步架構方式中，Master、Slave與總線三者的時鐘信號由同一個源時鐘采用分頻邏輯產生，各時鐘信號的時鐘頻率為同頻或倍頻關系。

其中，Master在Master的時鐘信號的上升沿對總線的數據進行采樣，以實現Master和總線之間的數據及指令交互。總線在總線的時鐘信號的高電平傳遞有效數據，為了使Master采樣數據與總線數據同步，分頻邏輯會給Master提供一個用于指示總線的時鐘信號上升沿的時鐘使能信號。具體地，現有的時鐘使能信號的產生方法為，根據各時鐘頻率之間的頻率關系，該分頻邏輯在源時鐘域產生一個統一的時鐘使能信號，送給多個Master，作為總線上升沿指示信號。

在實現本發明的過程中，發明人發現現有技術至少存在以下問題：

多個Master采用同一個時鐘使能信號驅動，導致時鐘使能驅動電路數量巨大。并且，由于ASIC體積較小，多個Master采用同一個時鐘使能信號驅動，會給工作人員的布局布線帶來很大的困難。

發明內容

為了解決現有技術的問題，本發明實施例提供了一種時鐘使能信號的產生方法及裝置。所述技術方案如下：

一方面，本發明實施例提供了一種時鐘使能信號的產生方法，所述方法包括：

獲取N個Master的時鐘信號的頻率、以及與所述N個Master連接的總線的時鐘信號的頻率，所述N個Master的時鐘信號和所述總線的時鐘信號基于同一源時鐘產生，其中，N≥2且N為整數；

根據第n個所述Master的時鐘信號的頻率和所述總線的時鐘信號的頻率，產生第n個時鐘使能信號，所述第n個時鐘使能信號的下降沿分別與所述總線的時鐘信號的上升沿和所述第n個Master的時鐘信號的上升沿對齊，其中，n∈{1,2,……，N}；

將所述第n個時鐘使能信號提供給所述第n個Master，以實現所述第n個Master與所述總線的交互。

優選地，所述根據第n個所述Master的時鐘信號的頻率和所述總線的時鐘信號的頻率，產生第n個時鐘使能信號，包括：

根據所述第n個Master的時鐘信號的頻率和所述總線的時鐘信號的頻率，產生基于源時鐘的第n個預備時鐘使能信號，所述第n個預備時鐘使能信號的高電平持續時間為所述第n個Master的一個時鐘周期，且所述第n個預備時鐘使能信號的下降沿比所述下降沿對應的所述總線的時鐘信號的上升沿，提前所述第n個Master的一個時鐘周期；

將所述第n個預備時鐘使能信號與所述第n個Master的一個時鐘周期同步，得到所述第n個時鐘使能信號。

具體地，所述將所述第n個預備時鐘使能信號與所述第n個Master的一個時鐘周期同步，得到所述第n個時鐘使能信號，包括：

采用D觸發器對所述第n個Master的時鐘信號和所述第n個預備時鐘使能信號進行同步，所述第n個Master的時鐘信號為所述D觸發器的參考時鐘，所述第n個預備時鐘使能信號為所述D觸發器D端的輸入信號，所述D觸發器Q端的輸出信號為所述第n個時鐘使能信號。

優選地，所述方法還包括：

檢測所述總線的時鐘信號的頻率和所述N個Master的時鐘信號的頻率是否發生變化；

若所述總線的時鐘信號的頻率或所述Master的時鐘信號的頻率發生變化，則獲取變化后的所述總線的時鐘信號的頻率和變化后的Master的時鐘信號的頻率，并根據變化后的所述總線的時鐘信號的頻率和所述變化后的Master的時鐘信號的頻率，調整對應的時鐘使能信號。

優選地，所述第n個時鐘使能信號的高電平持續時間為所述第n個Master的一個時鐘周期。

另一方面，本發明實施例提供了一種時鐘使能信號的產生裝置，所述裝置包括：

獲取模塊，用于獲取N個Master的時鐘信號的時頻率、以及與所述N個Master連接的總線的時鐘信號的頻率，所述多N個Master的時鐘信號和所述總線的時鐘信號基于同一源時鐘產生，其中，N≥2且N為整數；