[發明專利]半導體結構及其制造方法在審
| 申請號： | 201210591064.4 | 申請日： | 2012-11-06 |
| 公開（公告）號： | CN103811349A | 公開（公告）日： | 2014-05-21 |
| 發明（設計）人： | 朱慧瓏;尹海洲;駱志炯;梁擎擎 | 申請（專利權）人： | 中國科學院微電子研究所 |
| 主分類號： | H01L21/336 | 分類號： | H01L21/336;H01L29/78;H01L29/10 |
| 代理公司： | 北京漢昊知識產權代理事務所(普通合伙) 11370 | 代理人： | 朱海波;何平 |
| 地址： | 100029 *** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 結構 及其 制造 方法 | ||
1.一種半導體結構的制造方法，包括：
a）提供SOI襯底，該SOI襯底從上至下包括基底層（130），BOX層（110）和SOI層（100）；
b）在所述SOI襯底上形成偽柵堆疊以及偽柵堆疊兩側的注入屏蔽層；
c）去除偽柵堆疊形成柵極凹陷（220）；
d）通過所述柵極凹陷（220）對半導體結構進行應力引發離子的注入并進行退火，在柵極凹陷（220）正下方形成位于所述SOI襯底的BOX（110）層之下的應力引發區（150）。
2.根據權利要求1所述的方法，在步驟a）中還包括：通過離子注入和退火工藝形成接地層。
3.根據權利要求1所述的方法，在步驟b）中所述偽柵堆疊至少包括偽柵（270）。
4.根據權利要求3所述的方法，在形成偽柵堆疊之后還包括在所述偽柵堆疊的兩側形成側墻（210）。
5.根據權利要求3所述的方法，在形成偽柵堆疊之后還包括形成源/漏區（160）。
6.根據權利要求1所述的方法，在步驟b）中注入屏蔽層為層間介質層。
7.根據權利要求1所述方法，在步驟d）之后還包括在柵極凹陷中形成柵極介質層和柵極金屬層。
8.根據權利要求1所述的方法，其中應力引發離子為碳離子。
9.根據權利要求1或8所述方法，其中通過自對準的方式對半導體結構進行應力引發離子的注入。
10.一種半導體結構，包括：
SOI襯底，從上至下包括SOI層（100）、BOX層（110）和體硅層（130）；
形成于SOI層（100）之上的柵極堆疊，包括柵極（200）和柵極介質層（260）；
應力引發區（150），形成在所述柵極（200）正下方的體硅層（130）內。
11.根據權利要求10所述的半導體結構，其特征在于，應力引發區（150）中包含碳離子。
12.根據權利要求10所述的半導體結構，其特征在于，所述體硅層（130）中包括接地層，所述接地層靠近所述BOX層（110）。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所，未經中國科學院微電子研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210591064.4/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
