[發(fā)明專利]星載可重構(gòu)協(xié)處理單元

有效

• 申請(qǐng)?zhí)枺?/td>: 201210589982.3
• 申請(qǐng)日: 2012-12-31
• 公開(kāi)（公告）號(hào): CN103020011A
• 公開(kāi)（公告）日: 2013-04-03
• 發(fā)明（設(shè)計(jì)）人: 張迎春;束磊;劉源;李兵;羅紅吉;潘小彤;黃瀚
• 申請(qǐng)（專利權(quán)）人: 哈爾濱工業(yè)大學(xué)
• 主分類號(hào): G06F15/78
• 分類號(hào): G06F15/78
• 代理公司: 哈爾濱市松花江專利商標(biāo)事務(wù)所 23109
• 代理人: 牟永林

技術(shù)領(lǐng)域

本發(fā)明屬于航天數(shù)據(jù)處理技術(shù)領(lǐng)域，具體涉及星載可重構(gòu)協(xié)處理單元。

背景技術(shù)

隨著航天任務(wù)日益復(fù)雜化、多樣化，對(duì)星載計(jì)算機(jī)的功能設(shè)計(jì)和處理能力提出了更高的要求。傳統(tǒng)星載計(jì)算機(jī)多采用通用微處理器或針對(duì)特定需求的ASIC的方法設(shè)計(jì),通用微處理器系統(tǒng)功能由軟件實(shí)現(xiàn),這種設(shè)計(jì)方法具有較強(qiáng)靈活性，但系統(tǒng)性能低；而ASIC設(shè)計(jì)方法雖然系統(tǒng)性能較高，但升級(jí)能力差,而且一旦發(fā)生故障很難恢復(fù)。綜上所述現(xiàn)有的微處理器系統(tǒng)功能技術(shù)存在系統(tǒng)性能低、升級(jí)能力差且一旦發(fā)生故障很難恢復(fù)的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明為了解決現(xiàn)有的微處理器系統(tǒng)功能技術(shù)存在系統(tǒng)性能低、升級(jí)能力差且一旦發(fā)生故障很難恢復(fù)的問(wèn)題，從而提出了星載可重構(gòu)協(xié)處理單元。

星載可重構(gòu)協(xié)處理單元，它包括FPGA模塊、第一NOR型FLASH內(nèi)存、反熔絲FPGA芯片、第二NOR型FLASH內(nèi)存、第二代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（簡(jiǎn)稱DDR2SDRAM，全稱Double-Data-Rate?Two?Synchronous?Dynamic?Random?AccessMemory）、本地存儲(chǔ)總線（簡(jiǎn)稱LMB總線，全稱Local?Memory?Bus）總線和處理器本地總線（簡(jiǎn)稱PLB總線，Processor?Local?Bus總線），F(xiàn)PGA模塊（全稱現(xiàn)場(chǎng)可編程門(mén)陣列模塊，F(xiàn)ield－Programmable?Gate?Array）包括Power?PC微處理器、接口單元、速率阻尼算法區(qū)、對(duì)日定向算法區(qū)、對(duì)日定向算法區(qū)、N個(gè)雙端口隨機(jī)存儲(chǔ)器、FLASH接口單元、SpaceWire編解碼IP核、SelectMap配置端口、狀態(tài)控制電路和監(jiān)測(cè)電路，Power?PC微處理器為是一種RISC架構(gòu)的CPU，其基本的設(shè)計(jì)源自IBM的POWER（全稱PerformanceOptimized?With?Enhanced?RISC）架構(gòu)。

其中，N大于等于3，

監(jiān)測(cè)電路共有N個(gè)數(shù)據(jù)輸入端和一個(gè)數(shù)據(jù)輸出端，

反熔絲FPGA芯片共有一個(gè)數(shù)據(jù)控制輸入端、一個(gè)數(shù)據(jù)配置輸出端和一個(gè)數(shù)據(jù)存儲(chǔ)端，

所述的Power?PC微處理器、接口單元和N個(gè)雙端口隨機(jī)存儲(chǔ)器均與本地存儲(chǔ)總線連接，

接口單元的數(shù)據(jù)存儲(chǔ)端與第二代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)端連接，

第一雙端口隨機(jī)存儲(chǔ)器的數(shù)據(jù)運(yùn)算端與速率阻尼算法區(qū)的數(shù)據(jù)端連接，

第一雙端口隨機(jī)存儲(chǔ)器的狀態(tài)信號(hào)輸出端、第二雙端口隨機(jī)存儲(chǔ)器的狀態(tài)信號(hào)輸出端、……、第N雙端口隨機(jī)存儲(chǔ)器的狀態(tài)信號(hào)輸出端分別與監(jiān)測(cè)電路的第一存儲(chǔ)器狀態(tài)輸入端、第二存儲(chǔ)器狀態(tài)輸入端、……、第N存儲(chǔ)器狀態(tài)輸入端連接；

第二雙端口隨機(jī)存儲(chǔ)器的數(shù)據(jù)運(yùn)算端與對(duì)日定向算法區(qū)的數(shù)據(jù)端連接，

第N雙端口隨機(jī)存儲(chǔ)器的數(shù)據(jù)運(yùn)算端與對(duì)地定向算法區(qū)的數(shù)據(jù)端連接，

監(jiān)測(cè)電路的數(shù)據(jù)輸出端與狀態(tài)控制電路的數(shù)據(jù)輸入端連接，

監(jiān)測(cè)電路的數(shù)據(jù)輸出端與狀態(tài)控制電路的數(shù)據(jù)輸入端連接，

狀態(tài)控制電路的數(shù)據(jù)輸出端與反熔絲FPGA芯片數(shù)據(jù)控制輸入端連接，

反熔絲FPGA芯片的數(shù)據(jù)配置輸出端與SelectMap配置端口的數(shù)據(jù)配置輸入端連接，

反熔絲FPGA芯片的數(shù)據(jù)存儲(chǔ)端與第二NOR型FLASH內(nèi)存的數(shù)據(jù)存儲(chǔ)端連接，F(xiàn)LASH接口單元的數(shù)據(jù)端和SpaceWire編解碼IP核的數(shù)據(jù)端同時(shí)接處理器本地總線，

FLASH接口單元的數(shù)據(jù)存儲(chǔ)端與第一NOR型FLASH內(nèi)存的數(shù)據(jù)存儲(chǔ)端連接。

本發(fā)明通過(guò)主處理器向其傳輸任務(wù)信息，經(jīng)過(guò)一定處理將該任務(wù)信息轉(zhuǎn)換成FPGA配置文件下載到協(xié)處理器，完成相應(yīng)的計(jì)算工作，這樣可以在保證系統(tǒng)靈活升級(jí)與故障處理能力前提下，使系統(tǒng)獲得較高性能。達(dá)到了提高星載處理的性能、工作效率和安全性能的目的。

附圖說(shuō)明

圖1為本發(fā)明所述的星載可重構(gòu)協(xié)處理單元的結(jié)構(gòu)示意圖。

具體實(shí)施方式