[發(fā)明專利]一種在FPGA中實(shí)現(xiàn)的多中斷均衡管理方法

無效

• 申請?zhí)枺?/td>: 201210589012.3
• 申請日: 2012-12-31
• 公開（公告）號: CN103049323A
• 公開（公告）日: 2013-04-17
• 發(fā)明（設(shè)計）人: 劉升;崔建杰
• 申請（專利權(quán)）人: 西安奇維科技股份有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48
• 代理公司: 西安吉盛專利代理有限責(zé)任公司 61108
• 代理人: 潘憲曾

1.一種在FPGA中實(shí)現(xiàn)的多中斷均衡管理方法，其特征在于：

本方法依賴于在FPGA中實(shí)現(xiàn)的幾個單元電路共同協(xié)作來實(shí)現(xiàn)；這幾個單元電路包括中斷偵測單元、中斷消息隊(duì)列、中斷響應(yīng)處理單元、總線開關(guān)和數(shù)據(jù)緩沖區(qū)；

其中：

中斷偵測單元完成外部中斷信號的檢測和通道號的鎖存；

中斷消息隊(duì)列用來存儲外部中斷通道號，確保按照中斷先來先處理的原則進(jìn)行響應(yīng)；

中斷響應(yīng)處理單元負(fù)責(zé)執(zhí)行具體的中斷任務(wù)；

總線開關(guān)負(fù)責(zé)把中斷響應(yīng)處理單元的總線和被響應(yīng)的通道總線進(jìn)行連接；

數(shù)據(jù)緩沖區(qū)用來存放中斷響應(yīng)處理單元執(zhí)行中斷處理任務(wù)時從外部總線讀取的數(shù)據(jù)。

2.根據(jù)權(quán)利要求1或2所述在FPGA中實(shí)現(xiàn)的多中斷均衡管理方法，其特征在于：當(dāng)FPGA外接多路AD轉(zhuǎn)換器時，具體地

1）中斷偵測單元負(fù)責(zé)外部中斷信號的檢測和記錄，中斷消息隊(duì)列存放外部中斷的通道信息；

2）當(dāng)中斷偵測單元檢測到外部任意一個通道的中斷信號后，向中斷消息隊(duì)列中存入當(dāng)前的通道號；

3）在存放通道號時，按照先來先存放的原則順序進(jìn)行，確保準(zhǔn)確的記錄中斷發(fā)生的先后順序；

4）在向中斷響應(yīng)處理單元傳遞消息的時候，該消息隊(duì)列按照先進(jìn)先出的原則，確保先發(fā)生的中斷先處理；

5）中斷響應(yīng)處理單元執(zhí)行具體的中斷任務(wù)處理，根據(jù)不同的應(yīng)用場合可設(shè)計不同的功能，對于本發(fā)明所設(shè)計的硬件平臺，就是讀取AD轉(zhuǎn)換中的數(shù)據(jù)，并寫入到數(shù)據(jù)緩沖區(qū)中；

6）總線開關(guān)根據(jù)消息隊(duì)列傳遞出來的通道號，進(jìn)行總線的多路選擇切換，確保中斷響應(yīng)處理單元的數(shù)據(jù)總線和將要被響應(yīng)的AD轉(zhuǎn)換通道的數(shù)據(jù)總線連接。