[發明專利]基于憶阻器和薄膜晶體管的柔性存儲器及多阻態的實現

無效

• 申請號: 201210587179.6
• 申請日: 2012-12-28
• 公開（公告）號: CN103022351A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 劉力鋒;后羿;李悅;于迪;陳冰;高濱;韓德棟;王漪;康晉鋒;張興
• 申請（專利權）人: 北京大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

1.基于憶阻器和薄膜晶體管的柔性存儲器，其特征在于，包括串聯的薄膜晶體管和憶阻器，所述薄膜晶體管的襯底為柔性襯底。

2.根據權利要求1所述的柔性存儲器，其特征在于，所述薄膜晶體管為非晶硅薄膜晶體管、多晶硅薄膜晶體管、有機薄膜晶體管、氧化鋅薄膜晶體管或IGZO薄膜晶體管中的任一種。

3.根據權利要求1所述的柔性存儲器，其特征在于，所述薄膜晶體管的柔性襯底材料為聚酰亞胺襯底，襯底溝道材料為ZnO，底柵電極材料為Al，柵氧化層材料為HfO₂，源、漏電極材料均為Al，低溫鈍化層材料為Si₃N₄。

4.根據權利要求3所述的柔性存儲器，其特征在于，所述憶阻器自下而上包括底電極、阻變層和頂電極。

5.根據權利要求4所述的柔性存儲器，其特征在于，所述憶阻器的底電極材料為TiN、阻變層材料為ZnO，頂電極材料為Ni。

6.一種采用如權利要求1-5任一所述的柔性存儲器實現多阻態的方法，其特征在于，包括如下步驟：

在所述憶阻器件的RESET過程中，對所述憶阻器件施加柵壓V4，同時在所述薄膜晶體管的源端施加正偏壓，并將憶阻器件的頂電極接地，使所述憶阻器件反偏進入最高阻態；

將所述柵壓依次減小到V3、V2、V1，減小柵壓的過程中始終將所述薄膜晶體管的源端接地，使得憶阻器件的頂電極正偏，進入所述憶阻器件的SET過程，所述SET過程中采用V1、V2、V3的柵壓獲得所述憶阻器件的低阻態時的阻值分別為R_LRS1、R_LRS2、R_LRS3，其中，V4＞V3＞V2＞V1，R_LRS1＞R_LRS2＞R_LRS3。

7.根據權利要求6所述的方法，其特征在于，阻值R_LRS1與R_LRS2，以及R_LRS2與R_LRS3之間的阻值比大于5。