[發明專利]使用完成者對存儲器區域排序要求的知識來修改事務屬性

有效

• 申請號: 201210586797.9
• 申請日: 2009-10-14
• 公開（公告）號: CN102981984A
• 公開（公告）日: 2013-03-20
• 發明（設計）人: D·哈利曼
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/20
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 毛力

本申請是優先權為US12/252,303、優先權日為2008年10月15日、中國國家申請號為200910208029.8、題為“使用完成者對存儲器區域排序要求的知識來修改事務屬性”的申請的分案申請。

技術領域

本發明的實施例一般涉及事務排序，尤其涉及允許修改嚴格排序的系統和方法。

背景技術

外圍組件互連（PCI）是于1992年開發的第二代并行總線架構，其作為行業標準架構（ISA）總線的替代。在PCI中，所有設備共享相同的雙向、32位（或64位）并行信號路徑。PCI總線帶來優于ISA總線的數個優點，包括處理器獨立性、緩沖隔離、總線主控、以及實在的即插即用操作。PCI高速（PCI?Express，PCIe）是被設計用來替代PCI總線的第三代通用串行I/O互連。并非總線，PCIe是圍繞被稱為通道（lane）的點對點串行鏈路而構造的。

PCI高速的點對點串行鏈路架構非常適合經由分布式多處理器架構模型的分布式處理。分布式處理器一般被優化用于實現數據分組處理功能。與嚴重依賴于高速緩存以提高性能的通用CPU不同，分布式處理器在分組處理上缺乏局部性并且需要高性能I/O，這已推動設計者提出創新架構以減少處理等待時間，同時仍以高數據率處理分組。

目前，PCIe中的事務排序屬性和類似互連必須由請求者來設置。由于主CPU是通用資源，因此它們通常不具有根據正執行的活動的具體要求來設置排序屬性的能力，并且必然落后于最低的公共平均水平，這導致低性能。CPU至IO讀取通常是性能最關鍵的系統事務，因為CPU核可能停轉以等待結果。改進這種讀取的性能因此通過釋放CPU資源供其它更有用工作用就直接導致整個系統性能的提高。

附圖說明

通過參考用來說明本發明的實施例的以下描述和附圖，可最好地理解本發明。

圖1是圖解寬松排序屬性的PCIe請求報頭的示意圖解。

圖2是圖解寬松排序屬性的PCIe完成報頭的示意圖解。

圖3是本發明的一個實施例的示意圖解。

圖4是本發明的另一個實施例的示意圖解。

具體實施方式

如說明書及權利要求書中所使用的，單數形式的“一”、“一個”以及“該”包括復數引用，除非上下文另外明確地指出。“根聯合體”（“RC”）是將中央處理單元（“CPU”或“處理器”）和存儲器連接到PCI高速開關結構的PCI高速設備。根聯合體代表處理器生成事務請求。“請求者”是作出請求的任何設備。“完成者”是服務請求的任何實體。“媒介”是請求者與完成者之間的任何設備，諸如開關。通常，媒介僅向前傳遞請求。如說明書和權利要求書中所使用的“上游”指示往根聯合體的流。“下游”指示遠離根聯合體的流。“區域”是由地址或地址范圍定義的存儲器部分。設備例如可能希望用于存儲對設備的指令的一個區域和用于由設備產生或消耗的數據的另一個區域有不同行為。

本發明的實施例描述如何通過使IO設備基于該設備對因事務而異的要求的理解來修改完成的排序屬性，來恢復迷失于不必要的嚴格排序的一些性能以用于CPU至IO設備讀取。作為嚴格排序問題的示例，考慮如果初始要花費2μs來完成的讀取可被改進到1μs，則這1μs之差可被“返回”給核心以完成有用工作——這是足以執行數千指令的時間。當前系統頻繁地在CPU至IO設備讀取上引發0.6μs到若干μs的等待時間。較大系統針對常規排序的CPU至IO設備讀取可能引發4μs的等待時間。這種延遲中的大部分是由于禁止完成繞開寫入的常規排序要求造成的。由于常常存在大量的IO設備至主存寫入業務，因此對CPU的讀取完成常常簡單地因這許多寫入造成的排隊延遲而延遲。

PCIe和類似的互連將排序屬性與事務相關聯以允許最優化處理。例如，在PCI/PCIe中，默認排序規則要求讀取完成等待所有先前發出的在同一方向上流動的寫入，作為PCI生產者/消費者排序模型的正確要求。然而，這種模型對于大多數情形而言過于保守。例如，在讀取描述IO設備的狀態的數據結構之前通常必須清空IO設備寫入主存。清空設備寫入常常通過使CPU讀取設備來完成。然而，一旦清空讀取完成，附加的設備狀態讀取通常不必針對上游寫入進行排序。此外，通常不必針對來自無關設備的上游寫入來排序CPU的讀取，即使PCI/PCIe默認排序規則要求該行為。