[發明專利]用于半導體封裝的內插芯片

無效

• 申請號: 201210580980.8
• 申請日: 2012-12-27
• 公開（公告）號: CN103456688A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: 馬克·格里斯沃爾德
• 申請（專利權）人: 美國博通公司
• 主分類號: H01L21/78
• 分類號: H01L21/78;H01L25/065
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 田喜慶

技術領域

本發明涉及半導體封裝，尤其涉及用于半導體封裝的內插芯片。

背景技術

集成電路（Integrated?circuit，IC）產品繼續變得日益集成化。提高產品的集成度可能需要增加集成電路產品的元件數量，同時必須被IC產品容納。一種制造IC的方法包括使用單個大型有源芯片以容納IC產品元件。單個大型有源芯片可以被附接至封裝基板。另一種方法中，IC產品的元件分布在兩個或多個有源芯片上，其中每個有源芯片都小于單個大型有源芯片。有源芯片與另一個有源芯片電連接以形成IC產品。有源芯片可以以平鋪方式放置，也可相互堆疊。

發明內容

本發明提供了一種用于半導體封裝的內插芯片，基本如至少一個附圖所示和/或結合其進行描述，并在以下更為完整地進行闡述。

（1）一種方法，包括：

在半導體晶圓上光刻形成多個刻線圖像；

將所述半導體晶圓切割成內插芯片，使得所述內插芯片包括所述多個刻線圖像中的至少部分第一刻線圖像和至少部分第二刻線圖像。

（2）根據（1）所述的方法，其中，所述內插芯片大于所述第一刻線圖像。

（3）根據（1）所述的方法，其中，所述內插芯片大于所述第二刻線圖像。

（4）根據（1）所述的方法，其中，所述第一刻線圖像和所述第二刻線圖像由單刻線產生。

（5）根據（1）所述的方法，包括通過所述內插芯片將所述第一有源芯片電連接至所述第二有源芯片。

（6）根據（1）所述的方法，其中，所述內插芯片包括所述第一刻線圖像和所述第二刻線圖像。

（7）根據（1）所述的方法，包括通過所述內插芯片將所述第一有源芯片電連接至封裝基板。

（8）一種半導體封裝，包括：

第一和第二有源芯片；

內插芯片，包括至少部分第一刻線圖像和至少部分第二刻線圖像；

所述內插芯片將所述第一有源芯片電連接至所述第二有源芯片。

（9）根據（8）所述的半導體封裝，其中，所述第一刻線圖像和所述第二刻線圖像由單刻線產生。

（10）根據（8）所述的半導體封裝，其中，所述內插芯片將所述第一有源芯片電連接至封裝基板。

（11）根據（8）所述的半導體封裝，其中，所述內插芯片將所述第二有源芯片電連接至封裝基板。

（12）根據（8）所述的半導體封裝，其中，所述第一和第二有源芯片和所述內插芯片為硅芯片。

（13）根據（8）所述的半導體封裝，其中，所述第一有源芯片電連接并機械連接至所述至少所述部分所述第一刻線圖像和所述至少所述部分所述第二刻線圖像。

（14）根據（8）所述的半導體封裝，其中，所述第一有源芯片通過所述至少所述部分所述第二刻線圖像電連接至所述第二有源芯片。

（15）一種半導體封裝，包括：

內插芯片，包括第一刻線圖像和第二刻線圖像；

所述內插芯片將第一有源芯片電連接至第二有源芯片；

其中，所述第一刻線圖像和所述第二刻線圖像由單刻線產生。

（16）根據（15）所述的半導體封裝，其中，所述內插芯片將所述第一有源芯片電連接至封裝基板。

（17）根據（15）所述的半導體封裝，其中，所述內插芯片將所述第二有源芯片電連接至封裝基板。

（18）根據（15）所述的半導體封裝，其中，所述第一和第二有源芯片以及所述內插芯片為硅芯片。

（19）根據（15）所述的半導體封裝，其中，所述第一有源芯片被電連接并機械連接至所述第一刻線圖像和所述第二刻線圖像。

（20）根據（15）所述的半導體封裝，其中，所述第一有源芯片通過所述第二刻線圖像電連接至所述第二有源芯片。

附圖說明

圖1示出說明示例性過程的流程圖。

圖2A示出包括正在進行光刻的示例性半導體晶圓的方框圖。

圖2B示出示例性半導體晶圓的頂視圖。

圖2C示出示例性內插芯片的頂視圖。

圖2D示出示例性內插芯片橫截面圖。

圖2E示出示例性半導體裝置（arrangement）的頂視圖。

圖2F示出示例性半導體裝置的橫截面圖。

圖2G示出示例性半導體封裝的橫截面圖。

具體實施方式