[發(fā)明專利]實時取樣裝置及其方法

有效

• 申請?zhí)枺?/td>: 201210580775.1
• 申請日: 2012-12-27
• 公開（公告）號: CN103823423A
• 公開（公告）日: 2014-05-28
• 發(fā)明（設(shè)計）人: 陳英敏;陳文泉;黃靜宜;楊宜學(xué);李峰吉
• 申請（專利權(quán)）人: 財團法人工業(yè)技術(shù)研究院
• 主分類號: G05B19/418
• 分類號: G05B19/418
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

技術(shù)領(lǐng)域

本揭露涉及一種實時取樣裝置及其方法，尤指一種應(yīng)用于數(shù)字服務(wù)控制系統(tǒng)的實時取樣裝置及其方法。

背景技術(shù)

近年來嵌入式系統(tǒng)蓬勃發(fā)展，許多控制系統(tǒng)皆采用嵌入式系統(tǒng)架構(gòu)，借助其強大運算能力來實現(xiàn)數(shù)字控制于高階服務(wù)系統(tǒng)。

一般而言，復(fù)雜的高階算法大多可通過軟件來實現(xiàn)，而對真實系統(tǒng)進(jìn)行數(shù)字化時，系統(tǒng)取樣時間精確度為數(shù)字控制正確性的關(guān)鍵因素，使用者可選擇適合的軟硬件來建構(gòu)嵌入式控制系統(tǒng)(如:快速中斷的處理器減少硬件延遲、強實時操作系統(tǒng)減少軟件延遲…)，以期系統(tǒng)可精確的周期取樣回授值，并于周期結(jié)束前完成控制算法運算并送出結(jié)果。故實現(xiàn)數(shù)字服務(wù)控制前，會先依系統(tǒng)頻寬來進(jìn)行系統(tǒng)實時性評估，以確保系統(tǒng)符合數(shù)字控制需求。

于通過軟件實現(xiàn)高階算法數(shù)字控制系統(tǒng)時，除了注意系統(tǒng)運算能力是否足夠外，還需確認(rèn)系統(tǒng)實時性，確保系統(tǒng)可滿足數(shù)字化的固定周期取樣條件。在這些條件限制下，一般的嵌入式服務(wù)器控制系統(tǒng)大多應(yīng)用于低頻寬且計算較簡單的控制，對于高頻寬且計算較復(fù)雜的控制，往往會因系統(tǒng)實時性能不足，而使控制結(jié)果不如預(yù)期。

發(fā)明內(nèi)容

本揭露的主要目的在于提供一種實時取樣裝置及其方法，可應(yīng)用于數(shù)字控制系統(tǒng)以對受控體實時取樣。

本揭露的實時取樣裝置，其耦接于一處理單元，該實時取樣裝置包括：定時器，用以輸出一中斷訊號；第一緩存器，其自外部接收第一輸入訊號，以由該第一緩存器對該第一輸入訊號執(zhí)行處理以產(chǎn)生第一處理數(shù)據(jù)；第二緩存器，其耦接于該第一緩存器及該定時器，以于接收到該定時器所發(fā)出的該中斷訊號時，自該第一緩存器提取該第一處理數(shù)據(jù)，且該處理單元于接收到該定時器所發(fā)出的該中斷訊號時，自該第二緩存器提取該第一處理數(shù)據(jù)并執(zhí)行計算以產(chǎn)生第一處理數(shù)據(jù)計算值；第三緩存器，其耦接于該處理單元，以接收并暫存該處理單元所產(chǎn)生的第一處理數(shù)據(jù)計算值；以及觸發(fā)輸出器，其耦接于該第三緩存器及該定時器，以于接收到該定時器所發(fā)出的該中斷訊號時，將該第三緩存器中的第一處理數(shù)據(jù)計算值輸出。

本揭露又提供一種實時取樣方法，其包括以下步驟：1)令第一緩存器接收第一輸入訊號，以由該第一緩存器對該第一輸入訊號執(zhí)行處理以產(chǎn)生第一處理數(shù)據(jù)；2)令第二緩存器于接收到一中斷訊號時，自該第一緩存器提取該第一處理數(shù)據(jù)，且令處理單元于接收到該中斷訊號時，自該第二緩存器提取該第一處理數(shù)據(jù)并執(zhí)行計算以產(chǎn)生第一處理數(shù)據(jù)計算值，再將該第一處理數(shù)據(jù)計算值傳輸至第三緩存器；3)令該第三緩存器暫存該處理單元所產(chǎn)生的第一處理數(shù)據(jù)計算值，以將該第一處理數(shù)據(jù)計算值傳輸至觸發(fā)輸出器；以及4)令該觸發(fā)輸出器于接收到該定時器所發(fā)出的該中斷訊號時，輸出該第三緩存器中的第一處理數(shù)據(jù)計算值。

本揭露的實時取樣裝置及方法利用第二緩存器于接收到該中斷訊號時實時自第一緩存器中提取處理數(shù)據(jù)，以供處理單元于接收到中斷訊號時可至第二緩存器提取該處理數(shù)據(jù)，觸發(fā)輸出器于接收到中斷訊號時將第三緩存器所存儲的由處理單元所產(chǎn)生的處理數(shù)據(jù)計算值輸出，故可避免定時器發(fā)出中斷訊號與處理單元提取處理數(shù)據(jù)之間存在延遲時間。

附圖說明

圖1A為本揭露的實時取樣裝置的基本構(gòu)件示意圖；

圖1B為本揭露的實時取樣裝置的變化例的構(gòu)件示意圖；

圖2為本揭露的實時取樣方法的流程圖；

圖3A為本揭露的實時取樣裝置的第一實施例的示意圖；

圖3B為本揭露的實時取樣裝置的第二實施例的示意圖；

圖3C為本揭露的實時取樣裝置的第三實施例的示意圖；以及

圖4為運用本揭露的實時取樣裝置及其方法的功效說明圖。

主要組件符號說明

10????????????定時器

101???????????數(shù)據(jù)緩存器

102????????控制緩存器

103????????定時器邏輯單元

11?????????第一緩存器

12?????????第二緩存器

13?????????第三緩存器

14?????????第四緩存器

15?????????第五緩存器

16?????????觸發(fā)輸出器

17?????????輸入接口

17'????????第一輸入接口

18?????????第二輸入接口

19?????????輸出接口

20?????????處理單元

30?????????譯碼器